虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

钳位

  • 64位MIPS微处理器的模块设计和FPGA验证

      作为嵌入式系统核心的微处理器,是SOC不可或缺的“心脏”,微处理器的性能直接影响着整个SOC的性能。  与国际先进技术相比,我国在这一领域的研究和开发工作还相当落后,这直接影响到我国信息产业的发展。本着赶超国外先进技术,填补我国在该领域的空白以摆脱受制于国外的目的,我国很多科研单位和公司进行了自己的努力和尝试。经过几年的探索,已经有多种自主知识产权的处理器芯片完成了设计验证并逐渐进入市场化阶段。我国已结束无“芯”的历史,并向设计出更高性能处理器的目标迈进。  艾科创新微电子公司的VEGA处理器,是公司凭借自己的技术力量和科研水平设计出的一款64位高性能RSIC微处理器。该处理器基于MIPSISA构架,采用五级流水线的设计,并且使用了高性能处理器所广泛采用的虚拟内存管理技术。设计过程中采用自上而下的方法,根据其功能将其划分为取指、译码、算术逻辑运算、内存管理、流水线控制和cache控制等几个功能块,使得我们在设计中能够按照其功能和时序要求进行。  本文的首先介绍了MIPS微处理器的特点,通过对MIPS指令集和其五级流水线结构的介绍使得对VEGA的设计有了一个直观的认识。在此基础上提出了VEGA的结构划分以及主要模块的功能。作为采用虚拟内存管理技术的处理器,文章的主要部分介绍了VEGA的虚拟内存管理技术,将VEGA的内存管理单元(MMU)尤其是内部两个翻译后援缓冲(TLB)的设计作为重点给出了流水线处理器设计的方法。结束总体设计并完成仿真后,并不能代表设计的正确性,它还需要我们在实际的硬件平台上进行验证。作为论文的又一重点内容,介绍了我们在VEGA验证过程中使用到的FPGA的主要配置单元,FPGA的设计流程。VEGA的FPGA平台是一完整的计算机系统,我们利用在线调试软件XilinxChipscope对其进行了在线调试,修正其错误。  经过模块设计到最后的FPGA验证,VEGA完成了其逻辑设计,经过综合和布局布线等后端流程,VEGA采用0.18工艺流片后达到120MHz的工作频率,可在其平台上运行Windows-CE和Linux嵌入式操作系统,达到了预计的设计要求。  

    标签: MIPS FPGA 微处理器 模块设计

    上传时间: 2013-07-07

    上传用户:标点符号

  • 8位电流模模数转换器设计研究

    8位电流模模数转换器设计研究 8位电流模模数转换器设计研究

    标签: 8位 电流模 模数转换器

    上传时间: 2013-06-21

    上传用户:kaixinxin196

  • 基于FPGA的8位增强型CPU设计与验证

    随着信息技术的发展,系统级芯片SoC(System on a Chip)成为集成电路发展的主流。SoC技术以其成本低、功耗小、集成度高的优势正广泛地应用于嵌入式系统中。通过对8位增强型CPU内核的研究及其在FPGA(Field Programmable Gate Arrav)上的实现,对SoC设计作了初步研究。 在对Intel MCS-8051的汇编指令集进行了深入地分析的基础上,按照至顶向下的模块化的高层次设计流程,对8位CPU进行了顶层功能和结构的定义与划分,并逐步细化了各个层次的模块设计,建立了具有CPU及定时器,中断,串行等外部接口的模型。 利用5种寻址方式完成了8位CPU的数据通路的设计规划。利用有限状态机及微程序的思想完成了控制通路的各个层次模块的设计规划。利用组合电路与时序电路相结合的思想完成了定时器,中断以及串行接口的规划。采用边沿触发使得一个机器周期对应一个时钟周期,执行效率提高。使用硬件描述语言实现了各个模块的设计。借助EDA工具ISE集成开发环境完成了各个模块的编程、调试和面向FPGA的布局布线;在Synplify pro综合工具中完成了综合;使用Modelsim SE仿真工具对其进行了完整的功能仿真和时序仿真。 设计了一个通用的扩展接口控制器对原有的8位处理器进行扩展,加入高速DI,DO以及SPI接口,增强了8位处理器的功能,可以用于现有单片机进行升级和扩展。 本设计的CPU全面兼容MCS-51汇编指令集全部的111条指令,在时钟频率和指令的执行效率指标上均优于传统的MCS-51内核。本设计以硬件描述语言代码形式存在可与任何综合库、工艺库以及FPGA结合开发出用户需要的固核和硬核,可读性好,易于扩展使用,易于升级,比较有实用价值。本设计通过FPGA验证。

    标签: FPGA CPU 8位 增强型

    上传时间: 2013-04-24

    上传用户:jlyaccounts

  • 基于FPGA的32位浮点数据FFT及IFFT的设计与实现

    FFT/IFFT是时域信号与频域信号之间转换的基本运算,是数字信号处理的核心工具之一,因此,它广泛地应用于许多领域。在数字化的今天,不论是在通信领域还是在图像处理领域,对数字信号处理的速度、精度和实时性要求不断提高。为满足不断提高的要求,国内外不断地推出各种FFT/IFFT处理器,主要处理器有ASIC、DSP芯片、FPGA等。由于FPGA具有可反复编程的特点及丰富资源,所以它受到广泛的关注。 本论文就是一种基于FPGA实现浮点型数据的FFT及IFFT处理器,该处理器使用A1tera公司的Stratix Ⅱ系列的FPGA芯片。它主要采用流水线结构,这种结构可以使各级运算并行处理,对输入进来的数据进行连续处理,提高了运算速度,满足了系统的实时性要求;另外处理器所处理的数据是32位浮点型的,因此它同时提高了运算的精度。

    标签: FPGA IFFT FFT 浮点

    上传时间: 2013-07-12

    上传用户:cuicuicui

  • 基于FPGA的32位RISC处理器设计与实现

    随着SOC技术、IP技术以及集成电路技术的发展,RISC软核处理器的研究与开发设计开始受到了人们的重视。基于FPGA的RISC软核处理器在各个行业开始得到了广泛的应用,特别是在一些基于FPGA的嵌入式系统中有着越来越广泛的应用前景。 该论文在研究了大量国内外技术文献的基础上,总结了RISC处理器发展的现状与水平。认真分析了RISC处理器的基本结构,包括总线结构,流水线处理的原理,以及流水线数据通路和流水线控制的原理;并详细分析了该设计采用的指令集——MIPS指令集的内在结构。设计出了一个32位RISC软核处理器,这个软核处理器采用五级流水线结构,能完成加法、减法、逻辑与、逻辑或、左移右移等算术逻辑操作,以及它们的组合操作。通过软件仿真和在Altera的FPGA开发板上进行验证,证明了所设计的32位RISC处理器能准确的执行所选用的MIPS指令集,运行速度能达到30MHz,功能良好。 通过对所设计对象特点及其可行性的研究,选用了Altera公司QuartusⅡ软件作为设计与仿真验证的环境。在设计方法上,该课题采用了自顶向下的设计方法。在设计过程中采用了边设计边验证这种设计与验证相结合的设计流程,大大提高了设计的可靠性。该课题在设计过程中还提出了两个有效的设计思路:第一是在32位寄存器的设计中利用FPGA的内部RAM资源来设计,减少了传输延时,提高了运行速度,并大大减少了对FPGA内部资源的占用;第二是在系统架构上采用了柔性化的设计方法,使得设计可以根据实际的需求适当的增减相应的部件,以达到需求与性能的统一。这两个方法都有效地解决了设计中出现的问题,提高了处理器的性能。

    标签: FPGA RISC 处理器

    上传时间: 2013-07-21

    上传用户:caozhizhi

  • 基于FPGA的64位CPU验证平台的建立

    现代IC设计中,随着设计规模的扩大和复杂度的增长,验证成为最严峻的挑战之一。在现代ASIC设计中,很难用单一的验证方法来对复杂芯片进行有效的验证,为了将设计错误减少到可接受的最小量,需要将一系列的验证方法和工具结合起来。 在64位全定制嵌入式CPU设计过程中,使用了多种验证技术和方法,并将FPGA验证作为ASIC验证的重要补充,加强了设计正确的可靠性。 论文首先介绍了64位CPU的结构,结合选用的Xilinx的Virtex

    标签: FPGA CPU

    上传时间: 2013-04-24

    上传用户:003030

  • 基于力控组态软件的液位控制系统

    建立了双容水箱系统的数学模型,采用串级控制方案对双容水箱液位系统进行控制,控制算法采用数字PID。确定了硬件设备,制作了双容水箱液位控制系统。采用力控5.0 版组态软件,对整个液位控制系统进行组态,构

    标签: 力控组态 软件 液位控制系统

    上传时间: 2013-07-27

    上传用户:harveyhan

  • 24位AD转换器LTC2400及其应用

    LTC2400是凌特公司生产的一种微功耗、高精度24位A/D转换器,该芯片内部集成有振荡器,工作电压 2.7-5.5V,积分线性误差为4ppm,RMS噪声为0.3ppm,供电电流仅为200A,

    标签: 2400 LTC 24位 AD转换器

    上传时间: 2013-07-07

    上传用户:dgann

  • 海事卫星突发信号位同步检测

    码元定时恢复(位同步)技术是数字通信中的关键技术。位同步信号本身的抖动、错位会直接降低通信设备的抗干扰性能,使误码率上升,甚至会使传输遭到完全破坏。尤其对于突发传输系统,快速、精确的定时同步算法是近年来研究的一个焦点。本文就是以Inmarsat GES/AES数据接收系统为背景,研究了突发通信传输模式下的全数字接收机中位同步方法,并予以实现。 本文系统地论述了位同步原理,在此基础上着重研究了位同步的系统结构、码元定时恢复算法以及衡量系统性能的各项指标,为后续工作奠定了基础。 首先根据卫星系统突发信道传输的特点分析了传统位同步方法在突发系统中的不足,接下来对Inmarsat系统的短突发R信道和长突发T信道的调制方式和帧结构做了细致的分析,并在Agilent ADS中进行了仿真。 在此基础上提出了一种充分利用报头前导比特信息的,由滑动平均、阈值判断和累加求极值组成的快速报头时钟捕获方法,此方法可快速精准地完成短突发形式下的位同步,并在FPGA上予以实现,效果良好。 在长突发形式下的报头时钟捕获后还需要对后续数据进行位同步跟踪,在跟踪过程中本论文首先用DSP Builder实现了插值环路的位同步算法,进行了Matlab仿真和FPGA实现。并在插值环路的基础上做出改进,提出了一种新的高效的基于移位算法的位同步方案并予以FPGA实现。最后将移位算法与插值算法进行了性能比较,证明该算法更适合于本项目中Inmarsat的长突发信道位同步跟踪。 论文对两个突发信道的位同步系统进行了理论研究、算法设计以及硬件实现的全过程,满足系统要求。

    标签: 海事卫星 信号 位同步 检测

    上传时间: 2013-04-24

    上传用户:zukfu

  • AVR fighter64位适用

    适用于64位系统的AT单片机下载软件,avr fighter 很适用,已调试!!!

    标签: fighter AVR 64

    上传时间: 2013-04-24

    上传用户:f1364628965