计算机数学基础》数值分析期末复习提纲(12-14章) <doc格式> (下载) 《计算机数学基础》...《计算机数学基础(下)》第12章练习与习题答案 <doc格式> (下载) 《计算机数学基础(下)》第11章...
上传时间： 2013-12-08
上传用户：lijinchuan
计算机数学基础》数值分析期末复习提纲(12-14章) <doc格式> (下载) 《计算机数学基础》...《计算机数学基础(下)》第12章练习与习题答案 <doc格式> (下载) 《计算机数学基础(下)》第11章...
上传时间： 2014-01-14
上传用户：84425894
计算机数学基础》数值分析期末复习提纲(12-14章) <doc格式> (下载) 《计算机数学基础》...《计算机数学基础(下)》第12章练习与习题答案 <doc格式> (下载) 《计算机数学基础(下)》第11章...
上传时间： 2013-12-09
上传用户：mikesering
计算机数学基础》数值分析期末复习提纲(12-14章) <doc格式> (下载) 《计算机数学基础》...《计算机数学基础(下)》第12章练习与习题答案 <doc格式> (下载) 《计算机数学基础(下)》第11章...
上传时间： 2014-08-10
上传用户：dongbaobao
其中包括Installshield入门指南.doc与Installshield12应用教程.doc
标签： Installshield 12 入门指南
上传时间： 2014-12-02
上传用户：cuiyashuo
超声波电源广泛应用于超声波加工、诊断、清洗等领域，其负载超声波换能器是一种将超音频的电能转变为机械振动的器件。由于超声换能器是一种容性负载，因此换能器与发生器之间需要进行阻抗匹配才能工作在最佳状态。串联匹配能够有效滤除开关型电源输出方波存在的高次谐波成分，因此应用较为广泛。但是环境温度或元件老化等原因会导致换能器的谐振频率发生漂移，使谐振系统失谐。传统的解决办法就是频率跟踪，但是频率跟踪只能保证系统整体电压电流同频同相，由于工作频率改变了而匹配电感不变，此时换能器内部动态支路工作在非谐振状态，导致换能器功率损耗和发热，致使输出能量大幅度下降甚至停振，在实际应用中受到限制。所以，在跟踪谐振点调节逆变器开关频率的同时应改变匹配电感才能使谐振系统工作在最高效能状态。针对按固定谐振点匹配超声波换能器电感参数存在的缺点，本文应用耦合振荡法对换能器的匹配电感和耦合频率之间的关系建立数学模型，证实了匹配电感随谐振频率变化的规律。给出利用这一模型与耦合工作频率之间的关系动态选择换能器匹配电感的方法。经过分析比较，选择了基于磁通控制原理的可控电抗器作为匹配电感，通过改变电抗控制度调节电抗值。并给出了实现这一方案的电路原理和控制方法。最后本文以DSP TMS320F2812为核心设计出实现这一原理的超声波逆变电源。实验结果表明基于磁通控制的可控电抗器可以实现电抗值随电抗控制度线性无级可调，由于该电抗器输出正弦波，理论上没有谐波污染。具体采用复合控制策略，稳态时，换能器工作在DPLL锁定频率上；动态时，逐步修改匹配电抗大小，搜索输出电流的最大值，再结合DPLL锁定该频率。配合PS-PWM可实现功率连续可调。该超声波换能系统能够有效的跟随最大电流输出频率，即使频率发生漂移系统仍能保持工作在最佳状态，具有实际应用价值。
上传时间： 2013-04-24
上传用户：lacsx
卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同，因此设计可重配置的Viterbi译码器，使其能够满足多种通信系统的应用需求，具有很重要的现实意义。 本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上，重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法，节省了资源；加比选模块使用全并行结构保证处理速度；幸存路径管理模块使用3指针偶算法的流水线结构，大大提高了译码速度。在Xilinx ISE8.2i环境下，用VHDL硬件描述语言编写程序，实现(2，1，7)卷积码的Viterbi译码器。在(2，1，7)卷积码译码器基础上，扩展了Viterbi译码器的通用性，使其能够对不同的卷积码译码。译码器根据不同的工作模式，可以对(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四种广泛运用的卷积码译码，并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路，生成测试Viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证，Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器，译码器运行稳定可靠。最后，使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析，仿真结果表明，在同等条件下，本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。
上传时间： 2013-06-24
上传用户：myworkpost
智能电表、水表、煤/燃气表、热量表等大量地出现在人们的生活中，同时这些仪表的抄录工作变得越来越烦琐，工作量大，工作效率低，不仅给用户带来不便，而且会存在漏抄、误抄、估抄的现象。随着电子技术、通信技术和计算机技术的飞速发展，人工抄表已经逐步被自动抄表所代替。 集中器是一个数据集中处理器，是多对象自动抄表系统的通信桥梁，负责对各智能表的数据进行采集、存储和管理，及时有效地向上位机传输数据并执行上位机发送的指令。提高多对象集中器数据处理能力，有效完成上下行通信是多对象自动抄表系统AMRS（Automation Meter Reading System）目前需要解决的关键问题。 本文针对多对象集中器这样一个较复杂的通信与控制系统，提出采用32位的高性能嵌入式微处理器。32位ARM9微处理器处理速度快、硬件性能高、低功耗、低成本，集成了相当多的硬件资源，硬件的扩展和设计大大简化，ARM9（S3C2410）为工业级芯片，抗干扰能力强，能够适应运行现场的较恶劣环境，8/16位微控制器运算能力有限，对于较复杂的通信与控制算法难以顺利完成；硬件平台依赖性强，不利于软件的开发、升级与移植；在缺乏多任务调度机制的情况下，应用软件不仅实现难度大，且可靠性难以保证。 本文首先对多对象远程抄表系统的总体结构进行研究，主要研究了多对象远程抄表系统中集中器的软件和硬件实现，对硬件资源进行了外围扩展，对S3C2410微处理器芯片的外围硬件进行了扩展设计，使之具备了满足使用需求的最小系统硬件资源，包括时钟、复位、电源、外围存储、LCD、RS-485通信模块、CAN通信模块等电路设计。实时时钟为多对象集中器定时抄表提供时间标准；电源电路为多对象集中器系统提供稳定电源；看门狗电路的设计保证多对象集中器系统可靠运行，防止系统死机；数据存储器主要用于存储参数、变量、集中器自身的参数，负责智能表的参数以及智能表用量等。上行通道即多对象集中器与上位机之间的通信线路，采用CAN现场总线进行通信；下行通道即多对象集中器与智能表之间的通信，采用RS-485总线进行通信。软件设计上，主要针对多对象集中器的数据存储功能和串行通讯功能进行程序编写。基于ARM的多对象远程抄表系统集中器可以实现多对象远程抄表，提高了数据处理能力，有效完成了上下行通信，可靠性强，稳定性高，结构简单。
上传时间： 2013-06-07
上传用户：heminhao
本文以Turbo码编译码器的FPGA实现为目标，对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先，在理论上对Turbo码的编译码原理进行了介绍，确定了Max-log-MAF算法的译码算法，结合CCSDS标准，在实现编码器时，针对标准中给定的帧长、码率与交织算法，以及伪随机序列模块与帧同步模块，提出了相应解决方案；而在相应的译码器设计中，采用了FPGA设计中“自上而下”的设计方法，权衡硬件实现复杂度与处理时延等因素，优先考虑面积因素，提高元件的重复利用率和降低电路复杂度，来实现Turbo码的Max-log-MAP算法译码。把整个系统分割成不同的功能模块，分别阐述了实现过程。 然后，基于Verilog HDL 设计出12位固点数据的Turbo编译码器以及仿真验证平台，与用Matlab语言设计的相同指标的浮点数据译码器进行性能比较，得到该设计的功能验证。 最后，研究了Tuxbo码译码器几项最新技术，如滑动窗译码，归一化处理，停止迭代技术结合流水线电路设计，将改进后的译码器与先前设计的译码器分别在ISE开发环境中针对目标器件xilinx Virtex-Ⅱ500进行电路综合，证实了这些改进技术能有效地提高译码器的吞吐量，减少译码时延和存储器面积从而降低功耗。
上传时间： 2013-04-24
上传用户：haohaoxuexi
本文从工程设计和应用出发,根据某机载设备直接序列扩频(DS-SS)接收机声表面波可编程抽头延迟线(SAW.P.TDL)中频相关解扩电路的指标要求,提出了基于FPGA器件的中频数字相关解扩器的替代设计方案,通过理论分析、软件仿真、数学计算、电路设计等方法和手段,研制出了满足使用环境要求的工程化的中频数字相关器,经过主要性能参数的测试和环境温度验证试验,并在整机上进行了试验和试用,结果表明电路性能指标达到了设计要求。对工程应用中的部分问题进行了初步研究和分析,其中较详细地分析了SAW卷积器、SAW.P.TDL以及中频数字相关器在BPSK直扩信号相关解扩时的频率响应特性。 论文的主要工作在于： (1)根据某机载设备扩频接收机基于SAW.P.TDL的中频解扩电路要求,进行理论分析、电路设计、软件编程,研制基于FPGA器件的中频数字相关器,要求可在扩频接收机中原位替代原SAW相关解扩电路； (2)对中频数字相关器的主要性能参数进行测试,进行了必要的高低温等环境试验,确定电路是否达到设计指标和是否满足高低温等环境条件要求； (3)将基于FPGA的中频数字相关器装入扩频接收机,与原SAW.P.TDL中频解扩电路置换,确定与接收机的电磁兼容性、与中放电路的匹配和适应性,测试整个扩频接收机的灵敏度、动态范围、解码概率等指标是否满足接收机模块技术规范要求； (4)将改进后的扩频接收机装入某机载设备,测试与接收机相关的性能参数,整机进行高低温等主要环境试验,确定电路变化后的整机设备各项指标是否满足其技术规范要求； (5)通过对基于FPGA的中频数字相关器与SAW.P.TDL的主要性能参数进行对比测试和分析,特别是电路对频率偏移响应特性的对比分析,从而得出初步的结论。
上传时间： 2013-06-22
上传用户：徐孺
