基于CAN的OSEK COM规范研究与实现:：OSEK／VDX是汽车电子行业的重要标准，其中的通信规范OSEKCOM是ECU之间和ECU内部传递信息的统一平台。OSEK COM可以基于CAN总线实现，但具体接口和行为在现有规范中没有定义。简要介绍了OSEK COM规范和CAN 总线技术，提出了一个基于CAN的TH．OSEK COM通信模型和实现方案，并对该方案的应用情况做了分析和展望。关键词：TH．OSEKCOM；控制器局域网总线； 汽车电子
上传时间： 2013-10-17
上传用户：懒龙1988
pic单片机资料 请注意以下有关Microchip 器件代码保护功能的要点：• Microchip的产品均达到Microchip 数据手册中所述的技术指标。• Microchip确信：在正常使用的情况下， Microchip 系列产品是当今市场上同类产品中最安全的产品之一。• 目前，仍存在着恶意、甚至是非法破坏代码保护功能的行为。就我们所知，所有这些行为都不是以Microchip 数据手册中规定的操作规范来使用Microchip 产品的。这样做的人极可能侵犯了知识产权。• Microchip愿与那些注重代码完整性的客户合作。• Microchip或任何其它半导体厂商均无法保证其代码的安全性。代码保护并不意味着我们保证产品是“牢不可破”的。代码保护功能处于持续发展中。Microchip 承诺将不断改进产品的代码保护功能。任何试图破坏Microchip 代码保护功能的行为均可视为违反了《数字器件千年版权法案（Digital Millennium Copyright Act）》。如果这种行为导致他人在未经授权的情况下，能访问您的软件或其它受版权保护的成果，您有权依据该法案提起诉讼，从而制止这种行为。
上传时间： 2013-10-19
上传用户：nunnzhy
dsp开发工具 请注意以下有关Microchip 器件代码保护功能的要点： • Microchip 的产品均达到Microchip 数据手册中所述的技术指标。 • Microchip 确信：在正常使用的情况下， Microchip 系列产品是当今市场上同类产品中最安全的产品之一。 • 目前，仍存在着恶意、甚至是非法破坏代码保护功能的行为。就我们所知，所有这些行为都不是以Microchip 数据手册中规定的 操作规范来使用Microchip 产品的。这样做的人极可能侵犯了知识产权。 • Microchip 愿与那些注重代码完整性的客户合作。 • Microchip 或任何其他半导体厂商均无法保证其代码的安全性。代码保护并不意味着我们保证产品是“牢不可破”的。 代码保护功能处于持续发展中。Microchip 承诺将不断改进产品的代码保护功能。任何试图破坏Microchip 代码保护功能的行为均可视 为违反了《数字器件千年版权法案（Digital Millennium Copyright Act）》。如果这种行为导致他人在未经授权的情况下，能访问您的 软件或其他受版权保护的成果，您有权依据该法案提起诉讼，从而制止这种行为。
上传时间： 2014-12-28
上传用户：123312
生物识别技术是根据人体自身所固有的生理特征或行为特征来进行身份识别。与传统识别方法相比，生物特征的身份识别技术不存在携带不便、丢失、遗忘等问题。虹膜识别以其精确度高、稳定性好、高独特性、非接触等特点作为一种新兴的生物识别技术使它受到国内外研.....
上传时间： 2013-11-11
上传用户：瓦力瓦力hong
Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种： 系统级（system）：用高级语言结构实现设计模块的外部性能的模型。 算法级（algorithm）：用高级语言结构实现设计算法的模型。 RTL级（Register Transfer Level）：描述数据在寄存器之间流动和如何处理这些数据的模型。 门级（gate-level）：描述逻辑门以及逻辑门之间的连接的模型。 开关级（switch-level）：描述器件中三极管和储存节点以及它们之间连接的模型。 一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计，并对所作设计的逻辑电路进行严格的验证。 Verilog HDL行为描述语言作为一种结构化和过程性的语言，其语法结构非常适合于算法级和RTL级的模型设计。这种行为描述语言具有以下功能： · 可描述顺序执行或并行执行的程序结构。 · 用延迟表达式或事件表达式来明确地控制过程的启动时间。 · 通过命名的事件来触发其它过程里的激活行为或停止行为。 · 提供了条件、if-else、case、循环程序结构。 · 提供了可带参数且非零延续时间的任务（task）程序结构。 · 提供了可定义新的操作符的函数结构（function）。 · 提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。 · Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。因其结构化的特点又使它具有以下功能： - 提供了完整的一套组合型原语（primitive）; - 提供了双向通路和电阻器件的原语; - 可建立MOS器件的电荷分享和电荷衰减动态模型。 Verilog HDL的构造性语句可以精确地建立信号的模型。这是因为在Verilog HDL中，提供了延迟和输出强度的原语来建立精确程度很高的信号模型。信号值可以有不同的的强度，可以通过设定宽范围的模糊值来降低不确定条件的影响。 Verilog HDL作为一种高级的硬件描述编程语言，有着类似C语言的风格。其中有许多语句如：if语句、case语句等和C语言中的对应语句十分相似。如果读者已经掌握C语言编程的基础，那么学习Verilog HDL并不困难，我们只要对Verilog HDL某些语句的特殊方面着重理解，并加强上机练习就能很好地掌握它，利用它的强大功能来设计复杂的数字逻辑电路。下面我们将对Verilog HDL中的基本语法逐一加以介绍。
标签： Verilog_HDL
上传时间： 2013-11-23
上传用户：青春给了作业95
第1章 数字系统EDA设计概论 第2章 可编程逻辑器件设计方法 第3章 VHDL语言基础 第4章 数字逻辑单元设计 第5章 数字系统高级设计技术（*） 第6章 基于HDL设计输入 第7章 基于原理图设计输入 第8章 设计综合和行为仿真 第9章 设计实现和时序仿真 第10章 设计下载和调试 第11章 数字时钟设计及实现（*） 第12章 通用异步接收发送器设计及实现（*） 第13章 数字电压表设计及实现（*） 第14章 软核处理器PicoBlaze原理及应用（*） 注：带*的内容可根据课时的安排选讲
上传时间： 2014-01-08
上传用户：kao21
第1章-EDA设计导论 第2章-可编程逻辑器件设计方法 第3章-VHDL语言基础 第4章-数字逻辑单元设计 第5章-VHDL高级设计技术 第6章-基于HDL和原理图的设计输入 第7章-设计综合和行为仿真 第8章-设计实现和时序仿真 第9章-设计下载和调试 第10章-设计示例（数字钟、UART、数字电压表） 点击链接，【《EDA原理及应用》（何宾教授）实验课件下载 】
标签： EDA
上传时间： 2013-12-20
上传用户：panpanpan
在卫星通信系统中，非铁磁性微波无源器件的无源互调（PIM）问题非常严重，产生PIM的根源在于天线、波导法兰等无源器件的非线性效应，例如场发射、量子隧穿、热电子发射、电致伸缩、微放电等[1]。文中通过对波导法兰无源互调模型的分析和测量，得出波导间接触压力越大，各阶PIM越小；PIM阶数越高，载波功率之比对其影响越大。
上传时间： 2014-12-29
上传用户：hustfanenze
MWNs的固有特性严重地阻碍了多跳无线网络在实际中的广泛应用。在总结MWNs固有特性和安全威胁的基础上，分析了MWNs中的信息安全需求；结合无线信道的开放特性，将私密性从机密性中分离出来，分析了身份隐私、数据隐私、位置隐私、行为隐私的概念及关系；给出与MWNs相关的4个研究问题。
上传时间： 2013-10-19
上传用户：sk5201314
为了提高公司网络利用率，约束公司员工在上班时间的上网情况，提高工作效率，文中提出了一种基于Winpcap的网络数据包的获取方法，并对捕获到的网络数据包进行了网络协议分析，对常见的字符编码格式进行了描述，解决了在获取网络行为中的中文乱码问题，设计并实现了一套以监控员工上网情况为目的的网络监控系统。
上传时间： 2013-11-22
上传用户：sammi
