针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的 新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利 用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/ 30 kW 的感应加 热电源中。
上传时间： 2014-01-11
上传用户：AbuGe
20种死机案例实录.doc
上传时间： 2014-11-01
上传用户：jennyzai
用于时钟恢复的全数字锁相环设计，可以去掉时钟的抖动。
上传时间： 2016-05-23
上传用户：stewart·
一种基于锁相环的数字频率合成器的设计
上传时间： 2016-05-26
上传用户：wpt
c8051120锁相环，定时器3的初始化和使用
上传时间： 2014-01-16
上传用户：xiaoyunyun
FPGA弹弓无线呼叫系统分发射和接收两大部分。发射部分采用锁相环式频率合成器技术
上传时间： 2016-05-29
上传用户：youmo81
这是锁相环芯片MC145170程序，单片机是用at89s52的
上传时间： 2013-12-18
上传用户：youmo81
用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
上传时间： 2016-06-04
上传用户：ls530720646
用于单片机驱动步进电机的优化设计,实现单片机控制步进电机升降速,避免在加减速过程中引起振荡和失步等.
上传时间： 2014-11-01
上传用户：shinesyh
简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密码锁
上传时间： 2013-12-23
上传用户：yimoney
