用Java实现Quine McCluskey逻辑简化算法
上传时间: 2016-02-04
上传用户:cmc_68289287
按键按下(P6.0),P5.0输出高电平闪三下,按第二次键,P5.1输出高电平闪三下,按第三次键,P5.0、P5.1输出高电平同时闪三下,按第四次,关闭。接上LED或者霓虹灯管点亮有闪光灯的效果。
上传时间: 2014-01-13
上传用户:gdgzhym
可编程逻辑器件的开发与应用实验教学大纲 本课程是高等院校电气、信息、通信类专业的一门技术基础课。通过本课程的学习,使学生获得数字系统设计和可编程逻辑器件方面的基本概念、基本知识和基本技能,培养他们对数字系统的分析与设计的能力,为后续课程的学习及今后的实际工作打下良好的基础。
上传时间: 2016-02-04
上传用户:希酱大魔王
alu算术逻辑运算单元 主要代码 运行环境为QU6.0
上传时间: 2013-12-04
上传用户:wang0123456789
红外解码的方法 NEC格式 upd6121 1、9Ms的高电平启动头,然后是4.5Ms的低电平,如果2.25Ms时就有高电平,是持续信号,不处理 2、然后以一个高电平和一个低电平为1Bit,高电平时间是0.5625Ms=562us, 高低电平时间比为1:1时是Bit1,比为1:3时是Bit0 3、Timer1中断执行100us采样周期,9Ms=90,4.5Ms=45,高电平=5,低电平最多15 4、共读入4Byte共24bit,第1、2Byte是CustomCode码和其反码,第3、4Byte是DataCode和其反码 5、CustomCode正确和DataCode效验正确的话,执行 6、红外接收器输出是反相的
上传时间: 2016-02-05
上传用户:啊飒飒大师的
这是实现在4条E1接口上捆绑实现8M传输的逻辑源码,最大容错能力为100MS,对于其他线路捆绑传输也可参考!
上传时间: 2016-02-06
上传用户:zsjinju
第一章 数字信号处理、计算、程序、算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL模型 第五章 基本运算逻辑和它们的Verilog HDL模型 第六章 运算和数据流动控制逻辑 第七章 有限状态机和可综合风格的Verilog HDL
上传时间: 2016-02-08
上传用户:ardager
枚举PC所有逻辑盘符,并判断其性质,可区分DRIVE_FIXED型的设备是硬盘还是移动硬盘,DRIVE_REMOVABLE类型的设备是软盘还是U盘 工作中的积累,希望对大家有帮助.感谢PUDN曾经给予的帮助和启示,希望中国人共同进步!
标签: DRIVE_REMOVABLE DRIVE_FIXED PUDN 设备
上传时间: 2016-02-10
上传用户:hxy200501
深圳优龙公司PXA270的cpld的vhdl逻辑代码,
上传时间: 2014-01-04
上传用户:kernaling
本文详细分析了COOLRUNNER系列CPLD的结构,特点及功能,使用VHDL语言实现数字逻辑,实现了水下冲击波记录仪电路的数字电路部分.
标签: COOLRUNNER CPLD VHDL 分
上传时间: 2013-12-18
上传用户:shawvi