隔离升压DC-DC变换器在电动汽车、储能系统、可再生能源发电以及超导储能系统等领域有广阔的应用前景。本文以隔离升压全桥变换器(Isolated Boost Full Bridge Converter,简称IBFBC)为研究对象，针对隔离升压型变换器的拓扑结构、起动问题、隔离变压器漏感问题、软开关问题和输入电感磁复位问题等进行了系统深入的研究，解决了这一类拓扑所共有技术问题。 提出了隔离升压DC-DC变换器拓扑族，分析比较了各种拓扑的特点，确定了以IBFBC为研究对象。对IBFBC进行了详细的稳态分析和小信号建模分析，为其分析、设计和搭建实验平台提供了电路理论基础。 理论上分析了IBFBC起动时存在电流冲击的原因。提出了二种数字化软起动方案，该方案对主电路进行了改造，利用DSP能灵活产生PWM波的特点采用了新的控制策略，成功实现了该系统的软起动。 理论上分析了IBFBC隔离变压器漏感引起功率开关管关断电压尖峰的原因，采用了有源箝位的方法，有效的解决电压尖峰问题。提出了带有源箝位IBFBC的九种PWM控制策略，提出了一种控制型软PWM方法，在不增加主电路元器件的基础上，通过控制PWM的发生方法，实现了有源箝位功率开关管和桥臂功率开关管的零电压开通。 从理论上分析了IBFBC输入电感磁复位问题。在正常停机时提出了一种数字化软停止的方法，控制变换器由Boost工作状态逐渐过渡到Buck工作状态，让输入电感存储的能量逐渐释放掉，最后停止工作。对于故障保护停机，采用了绕组磁复位的方法，把输入电感设计成反激式变换器形式，突然停机时，电感中存储的能量通过反激式绕组释放到输出端，这样保护了变换器不会损坏。 给出了主电路关键器件参数的设计方法，设计了以DSP-TMS320F2407为核心的数字控制单元，编写了DSP控制程序和CPLD逻辑处理程序。研制了一台输出功率5KW，输入电压直流24V，输出电压直流300V的IBFBC,通过全面的性能实验验证了理论分析和仿真结果。 本文立足于IBFBC的关键技术要求，并充分考虑工程应用中的实际因素，进行了理论分析和实验研究，为实际系统方案设计提供理论依据，并已经在实际应用中得到验证。
上传时间： 2013-04-24
上传用户：lifevast
能源和环境的双重压力、电子技术与控制理论的飞速发展使得柴油机控制能够采用电子控制技术，并成为柴油机控制的研究热点。本文针对我国内燃机车牵引用的柴油机(12V240ZJ6E)，主要研究其电控单体泵的电子控制技术。实现了电控单体泵在实验台上的电子控制，为最终降低内燃机车柴油机在轻载工况下的燃油消耗率并改善其排放打下基础。在以下三方面展开研究工作： 首先，根据柴油机的燃油喷射原理，深入研究高压燃油在泵-管-嘴系统中的传递规律，分析燃油喷射系统的各种电子控制方式，结合我国内燃机车柴油机改造的现状并参考国内外应用实例，确定采用“电控单体泵系统”方案。针对性地分析电控单体泵的特性，总结出电控单体泵的控制规律。 其次，设计电控单体泵的高速大流量电磁阀驱动模块，其性能直接影响电磁阀的响应特性。通过计算和试验对比的方法获得不同驱动电压、不同续流回路情况时的动态响应，找出最优电路参数和控制参数。用于多缸柴油机的驱动模块可以修正各单体泵喷油特性的差异。 第三，设计凸轮轴转速的测量模块。采集安装于凸轮轴上的测速齿轮的脉冲信号，计算凸轮轴的瞬时转速和相位，并对瞬时转速进行预测，为查找脉谱表以确定喷油定时和喷油量奠定基础。凸轮轴转速的预测方法为“相邻区间+自适应参数修正”。 最后，设计控制电路，以数字信号处理器为主控芯片。在数字信号处理器中完成柴油机的转速测量和电磁阀驱动脉冲生成。由于内燃机车上的电磁环境比较恶劣，采用了抗干扰措施。 通过上述工作，掌握了电控单体泵系统的基本特性，完成了电子控制单元主要电路的设计，并实现凸轮轴的测速和电磁阀的控制。电子控制单元在电控单体泵试验台上进行了试验。结果表明，测速准确、电磁阀驱动及其控制方式合理，为后续工作打下良好的基础。
上传时间： 2013-04-24
上传用户：xz85592677
本文以单元机组协调控制系统为研究对象，在分析了协调控制系统特性的基础上，总结了实际运行的协调控制系统中存在的问题和影响控制效果的原因。把汽包锅炉单元机组简化为一个具有双输入、双输出的被控对象以及做了一些合理假设的前提下对协调控制系统建立的动态数学模型进行分析。 从快速满足电网负荷指令的需求，抑制各种干扰，保证机组的稳定运行的中心任务出发，首次提出采用智能PID控制器作为汽机的主控制器，解决常规单自由度PID控制器不能兼顾目标跟踪特性和抗干扰特性的问题，并在一定程度上解决了协调控制系统对锅炉前馈回路过分依赖的问题。 针对锅炉对象大迟延特性，利用模糊预估策略对过程的输出进行预测。补偿了锅炉侧纯延迟带来的不利影响；而且还具备了模糊控制不依赖于系统的数学模型，具有对系统参数变化不敏感，对于非线性、时变时滞等特性，呈现出较好的鲁棒性等特点，当出现较大的误差时，可以把系统从很大的偏离中拉回来，提高了系统的响应速度和安全性。仿真试验表明采用模糊预估能够降低系统的超调，取得较好的控制效果。 由于单元机组中的锅炉与汽机为强耦合系统，为了实现一对一的单一控制，决定采用神经网络多变量解祸控制，通过仿真证明，达到了很好的解耦效果。 为了从全局上优化系统的控制行为，采用模糊控制策略对锅炉和汽机的指令进行智能化的调整和约束。根据不同的负荷阶段、主要参数的变化情况及时调整有关的指令，使协调控制系统向着有利于全局优化的方向调节。 本文将神经网络、模糊控制思想引入协调控制系统，并在此基础上构造神经网络、模糊自适应控制的智能PID控制方案。通过理论分析和仿真实验证明了这一控制方法在电厂协调控制系统中的实用价值，和传统的PID控制比较，这种智能控制算法有效的提高了负荷的响应速率，保证了系统的品质，取得了很好的控制效果。
上传时间： 2013-04-24
上传用户：luke5347
随着低压供电系统中感性负荷越来越多，电网对无功电流的需求量急剧增加，为了提高系统供电质量和供电效率，必须对电网进行无功补偿。晶闸管投切电容器（TSC）一种简单易行的补偿措施，并已得到广泛应用。但是长期以来无功补偿装置中的电容器投切开关存在功能单一、使用寿命短、开关冲击大等不足，这些不足严重制约了补偿装置的发展。因此开发大容量快速的集多种功能于一体的电子开关功率单元将是晶闸管投切电容器（TSC）技术中长期研究的主要内容，具有很高的实用价值。 首先，本文回顾了投切开关的发展历史，并指出它们存在的优点和弊端。阐述了晶闸管投切电容器（TSC）的基本工作原理及主电路的组成和实现手段。 其次，提出功率单元的概念，并介绍了它的组成、功能和作用、对功率单元各个组成部分进行研究，主要包括根据系统电压和电流选择晶闸管型号、根据TSC无过渡过程原理的分析来设计过零触发模块、利用补偿电容上的工作电压波形设计多功能卡上的工作指示电路、故障检测电路，根据TSC的保护特点将温度开关串入到控制信号和冷却风扇电路，在温度过高时起到对功率单元的保护作用。然后在理论及设计参数的基础上制造功率单元。在已有的TSC补偿装置上对功率单元的性能进行实验，实验结果表明，论文所设计功率单元能很好的实现投切电容器的作用，还实现各种保护和显示功能，提高效率和补偿效果。 最后，系统地阐述了功率单元作为集成化开关模块在无功补偿领域的优越性，并指出设计中需要完善的地方。
上传时间： 2013-07-19
上传用户：许小华
断路器是电力系统中重要的控制和保护设备，对维护电力系统的安全、稳定和可靠运行起着重要的作用。如何使断路器高度智能化，并且更安全和可靠，是电力系统保护的发展要求，也是本论文研究的目的。 本文在深入研究了智能断路器国内外发展状况的基础上，精心设计了以数字信号处理器DSP和复杂可编程逻辑器件CPLD为核心的系统硬件。DSP是智能断路器测控单元的核心器件，它实现断路器的各种保护、报警、显示与控制功能。CPLD完成状态量的监测，以及各种逻辑信号的输出。两种器件相互配合使得断路器系统更加智能化。研究了断路器测控单元的测量原理及保护算法，并进行了具体的硬件和软件模块的设计，旨在实现断路器的智能保护、远程控制和集中管理。本设计以TI公司的DSP芯片TMS320LF2407为核心。硬件设计主要包括信号调理模块设计、信号采样模块设计、保护执行模块设计、CPLD模块设计和输入输出模块设计。并且利用TMS320LF2407本身具有的CAN2.0模块，通过CAN总线实现断路器和上位机的通信，实现遥测、遥调、遥控、遥信等“四遥”功能。软件采用模块化设计，每一个模块相对独立，完成某个特定功能，便于维护和添加新功能，并且调试灵活方便。文中给出了主程序及各个子程序的流程图，其中子程序有数据采集子程序、FFT计算子程序、液晶显示子程序、短路瞬时保护子程序、过载长延时保护子程序、接地故障保护子程序和短路短延时保护子程序等。并且设计中充分考虑了断路器工作环境的恶劣性，分析了各种干扰的来源，并针对各种干扰采取了对应的软件和硬件的抗干扰措施。最后，为了验证全波傅氏算法能否满足电网数据处理精度的要求，利用MATLAB搭建仿真平台，对其进行了仿真。结果表明全波傅氏算法能达到系统的要求。
上传时间： 2013-04-24
上传用户：BK094
电子功能模件是机电产品的基本组成部分，其水平高低直接决定整个机电产品的工作质量。当前PCB自动测试系统大多为欧美产品，价格相当昂贵，远远超出我国中小电子企业的承受能力。为了提高我国中小企业电子设备的竞争力，本课题研发了适合于我国中小企业、价格低廉、使用方便的PCB路内测试系统。 本文首先详细介绍了PCB各种检测技术的原理和特点，然后根据本课题面向的用户群和他们对PCB测试的需求，组建PCB内测试系统。本系统基于虚拟仪器设计思想，以PCB上模拟电子器件、组合逻辑电路及由其构成的功能模块等为被测对象，包括路内测试仪、逻辑分析单元、信号发生器、高速数据采集器、多路通道扫描器及针床。其中：路内测试仪对不同被测对象选择不同测试方法，采用电位隔离法实现了被测对象与PCB上其他元器件的隔离，并采用自适应测试方法提高测试结果的准确度。逻辑分析单元主要采用反向驱动技术测试常见的组合逻辑电路。信号发生器能同时产生两路正弦波、方波、斜波、三角波等常用波形。数据采集器能同时采集四路信号，以USB接口与主机通讯。多路通道扫描器采用小型继电器阵列来实现，可扩展性好。针床采用新型夹具，既保证接触性能，又不至破坏触点。 实践表明，本系统能对常用电子功能模件进行自动测试，基本达到了预期目标。
上传时间： 2013-06-06
上传用户：klds
一本很好的汇编语言教程，跟大家一起分享 课程介绍 第1章 预备知识 1.1 汇编语言的由来及其特点 1 机器语言 2 汇编语言 3 汇编程序 4 汇编语言的主要特点 5 汇编语言的使用领域 1.2 数据的表示和类型 1 数值数据的表示 2 非数值数据的表示 3 基本的数据类型 1.3 习题 第2章 CPU资源和存储器 2.1 寄存器组 1 寄存器组 2 通用寄存器的作用 3 专用寄存器的作用 2.2 存储器的管理模式 1 16位微机的内存管理模式 2 32位微机的内存管理模式 2.3 习题 第3章 操作数的寻址方式 3.1 立即寻址方式 3.2 寄存器寻址方式 3.3 直接寻址方式 3.4 寄存器间接寻址方式 3.5 寄存器相对寻址方式 3.6 基址加变址寻址方式 3.7 相对基址加变址寻址方式 3.8 32位地址的寻址方式 3.9 操作数寻址方式的小结 3.10 习题 第4章 标识符和表达式 4.1 标识符 4.2 简单内存变量的定义 1 内存变量定义的一般形式 2 字节变量 3 字变量 4 双字变量 5 六字节变量 6 八字节变量 7 十字节变量 4.3 调整偏移量伪指令 1 偶对齐伪指令 2 对齐伪指令 3 调整偏移量伪指令 4 偏移量计数器的值 4.4 复合内存变量的定义 1 重复说明符 2 结构类型的定义 3 联合类型的定义 4 记录类型的定义 5 数据类型的自定义 4.5 标号 4.6 内存变量和标号的属性 1 段属性操作符 2 偏移量属性操作符 3 类型属性操作符 4 长度属性操作符 5 容量属性操作符 6 强制属性操作符 7 存储单元别名操作符 4.7 表达式 1 进制伪指令 2 数值表达式 3 地址表达式 4.8 符号定义语句 1 等价语句 2 等号语句 3 符号名定义语句 4.9 习题 第5章 微机CPU的指令系统 5.1 汇编语言指令格式 1 指令格式 2 了解指令的几个方面 5.2 指令系统 1 数据传送指令 2 标志位操作指令 3 算术运算指令 4 逻辑运算指令 5 移位操作指令 6 位操作指令 7 比较运算指令 8 循环指令 9 转移指令 10 条件设置字节指令 11 字符串操作指令 12 ASCII-BCD码调整指令 13 处理器指令 5.3 习题 第6章 程序的基本结构 6.1 程序的基本组成 1 段的定义 2 段寄存器的说明语句 3 堆栈段的说明 4 源程序的结构 6.2 程序的基本结构 1 顺序结构 2 分支结构 3 循环结构 6.3 段的基本属性 1 对齐类型 2 组合类型 3 类别 4 段组 6.4 简化的段定义 1 存储模型说明伪指令 2 简化段定义伪指令 3 简化段段名的引用 6.5 源程序的辅助说明伪指令 1 模块名定义伪指令 2 页面定义伪指令 3 标题定义伪指令 4 子标题定义伪指令 6.6 习题 第7章 子程序和库 7.1 子程序的定义 7.2 子程序的调用和返回指令 1 调用指令 2 返回指令 7.3 子程序的参数传递 1 寄存器传递参数 2 存储单元传递参数 3 堆栈传递参数 7.4 寄存器的保护与恢复 7.5 子程序的完全定义 1 子程序完全定义格式 2 子程序的位距 3 子程序的语言类型 4 子程序的可见性 5 子程序的起始和结束操作 6 寄存器的保护和恢复 7 子程序的参数传递 8 子程序的原型说明 9 子程序的调用伪指令 10 局部变量的定义 7.6 子程序库 1 建立库文件命令 2 建立库文件举例 3 库文件的应用 4 库文件的好处 7.7 习题 第8章 输入输出和中断 8.1 输入输出的基本概念 1 I/O端口地址 2 I/O指令 8.2 中断 1 中断的基本概念 2 中断指令 3 中断返回指令 4 中断和子程序 8.3 中断的分类 1 键盘输入的中断功能 2 屏幕显示的中断功能 3 打印输出的中断功能 4 串行通信口的中断功能 5 鼠标的中断功能 6 目录和文件的中断功能 7 内存管理的中断功能 8 读取和设置中断向量 8.4 习题 第9章 宏 9.1 宏的定义和引用 1 宏的定义 2 宏的引用 3 宏的参数传递方式 4 宏的嵌套定义 5 宏与子程序的区别 9.2 宏参数的特殊运算符 1 连接运算符 2 字符串整体传递运算符 3 字符转义运算符 4 计算表达式运算符 9.3 与宏有关的伪指令 1 局部标号伪指令 2 取消宏定义伪指令 3 中止宏扩展伪指令 9.4 重复汇编伪指令 1 伪指令REPT 2 伪指令IRP 3 伪指令IRPC 9.5 条件汇编伪指令 1 条件汇编伪指令的功能 2 条件汇编伪指令的举例 9.6 宏的扩充 1 宏定义形式 2 重复伪指令REPEAT 3 循环伪指令WHILE 4 循环伪指令FOR 5 循环伪指令FORC 6 转移伪指令GOTO 7 宏扩充的举例 8 系统定义的宏 9.7 习题 第10章 应用程序的设计 10.1 字符串的处理程序 10.2 数据的分类统计程序 10.3 数据转换程序 10.4 文件操作程序 10.5 动态数据的编程 10.6 COM文件的编程 10.7 驻留程序 10.8 程序段前缀及其应用 1 程序段前缀的字段含义 2 程序段前缀的应用 10.9 习题 第11章 数值运算协处理器 11.1 协处理器的数据格式 1 有符号整数 2 BCD码数据 3 浮点数 11.2 协处理器的结构 11.3 协处理器的指令系统 1 操作符的命名规则 2 数据传送指令 3 数学运算指令 4 比较运算指令 5 超越函数运算指令 6 常数操作指令 7 协处理器控制指令 11.4 协处理器的编程举例 11.5 习题 第12章 汇编语言和C语言 12.1 汇编语言的嵌入 12.2 C语言程序的汇编输出 12.3 一个具体的例子 12.4 习题 附录
上传时间： 2013-07-05
上传用户：hw1688888
随着计算机网络与嵌入式控制技术的迅速发展，作为传统运输行业的铁路系统对此也有了新的要求，列车通信网络应运而生。经过多年的发展，国际电工委员会(IEC)为了规范列车通信网络，于1999年通过了IEC61375-1标准。该标准将列车通信网络分为两条总线：绞线式列车总线(WTB)和多功能车辆总线(MVB)。MVB是一个标准通信介质，为挂在其上的设备传输和交换数据。而多功能车辆总线控制器(MVBC)是MVB与MVB实际物理层之间的接口，其主要实现MVB数据链路层的功能。由于该项关键技术仍被国外公司垄断，因此开发具有自主知识产权的MVBC迫在眉睫。 鉴于上述原因，本文深入研究了IEC61375-1标准。根据MVBC的技术特点，本文提出了使用FPGA来实现其具体功能的方案。挂在MVB总线上的设备分为五类，他们的功能各不相同。而支持4类设备的MVBC具有设备状态、过程数据、消息数据通信和总线管理功能，并且兼容2类和3类设备。本文的目的就是用FPGA实现支持4类设备的MVBC。 本文采用自顶向下的设计方法。整个MVBC主要划分为：编码模块、译码模块、冗余控制模块、报文分析单元、通信存储控制器、主控制单元、地址逻辑模块。在整个开发流程中，使用Xilinx的ISE集成开发环境。使用Verilog HDL硬件描述语言对上述各个模块进行RTL级描述，并用Synplify Pro进行综合。最后，在ModelSim中对各个模块进行了布线后仿真和验证。 在实验室条件下，通过严格的仿真验证后，其结果证明了本文设计的模块达到了IEC61375-1标准的要求。因此，用FPGA实现MVBC这一方案具有可操作性。 关键词：列车通信网；多功能车辆总线；多功能车辆总线控制器；现场可编程门阵列
上传时间： 2013-07-18
上传用户：wxhwjf
随着列车自动化控制和现场总线技术的发展，基于分布式控制系统的列车通信网络技术TCN（IEC-61375）在现代高速列车上得到广泛应用。TCN协议将列车通信网络分为绞线式列车总线WTB和多功能车辆总线MVB，其中WTB实现对开式列车中的互联车辆间的数据传输和通信，MVB实现车载设备的协同工作和互相交换信息。 本文介绍了国内外列车通信网络的发展情况和各自优势，分析了MVB一类设备底层协议。研究利用FPGA实现MVB控制芯片MVBC，用ARM作为微处理器实现MVB一类设备的嵌入式解决方案。其中，在FPGA芯片中主要采用自顶向下的设计方法，RLT硬件描述语言实现MVB控制芯片MVBC一类设备的主要功能，包括帧编码器、帧解码器和逻辑接口单元。ARM主要完成了软件程序的编写和实时操作系统的移植。在eCos实时操作系统上，完成了驱动和上层应用程序，包括端口初始化、端口配置、帧收发指令和报文分析。 为了验证设计的正确性，在设计的硬件平台基础上，搭建了MVB通信网络的最小系统，对网络进行系统功能测试。测试结果表明：设计方案正确，达到了设计的预期要求。
上传时间： 2013-08-03
上传用户：bruce5996
并行总线PATA从设计至今已快20年历史，如今它的缺陷已经严重阻碍了系统性能的进一步提高，已被串行ATA(Serial ATA)即SATA总线所取代。SATA作为新一代磁盘接口总线，采用点对点方式进行数据传输，内置数据/命令校验单元，支持热插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的传输速度。目前SATA已在存储领域广泛应用，但国内尚无独立研发的面向FPGA的SATAIP CORE，在这样的条件下设计面向FPGA应用的SATA IP CORE具有重要的意义。 本论文对协议进行了详细的分析，建立了SATA IP CORE的层次结构，将设备端SATA IP CORE划分成应用层、传输层、链路层和物理层；介绍了实现该IPCORE所选择的开发工具、开发语言和所选用的芯片；在此基础上着重阐述协议IP CORE的设计，并对各个部分的设计予以分别阐述，并编码实现；最后进行综合和测试。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)实现了1.5Gbps的串行传输链路；设计满足协议需求、适合FPGA设计的并行结构，实现了多状态机的协同工作：在高速设计中，使用了流水线方法进行并行设计，以提高速度，考虑到系统不同部分复杂度的不同，设计采用部分流水线结构；采用在线逻辑分析仪Chipscope pro与SATA总线分析仪进行片上调试与测试，使得调试工作方便快捷、测试数据准确；严格按照SATA1.0a协议实现了SATA设备端IP CORE的设计。 最终测试数据表明，本论文设计的基于FPGA的SATA IP CORE满足协议需求。设计中的SATA IP CORE具有使用方便、集成度高、成本低等优点，在固态电子硬盘SSD(Solid-State Disk)开发中应用本设计，将使开发变得方便快捷，更能够适应市场需求。
上传时间： 2013-06-21
上传用户：xzt
