VIP专区-嵌入式/单片机编程源码精选合集系列（117）资源包含以下内容：1. (1)可以实时显示当前时间。 (2)可以用键盘设定多个预定打铃时间。 (3)学有余力的同学可以增加语音提示的功能.2. 关于ARM控制鼠标运行的C程序 所用IC为LPC2132等,程序包含接收和发送数据子程序.3. 来自PhysioNet的心电分析软件WFDB使用指南.4. 单片机接口技术实用子程序配套源代码 内含关于串口通信、键盘控制、液晶显示等功能的源码.5. Boot code for ADM5120 with serial console for Edimax router..6. 论文名字为：多模式自适应嵌入式实时视觉监督。在开发智能监控摄像机时这篇论文会对研究者又帮助。.7. bootloader源代码.8. 汇编的雷达程序代码.9. 这个是51的光电隔离设计。.10. nios ii在电机控制中的应用.11. CPLD控制的数据采集器原理图.12. 关于三星的s3c2410芯片的开发板的原理图.13. 本程序段为mifare one 卡读写程序的子程序 也是关键程序.14. AT89C2051的设计手册。.15. 这个是有关DS12887的资料,超级详细的..解释的很明白.16. s3c44b0 bios起动源程序.17. 一个Megaco实现源代码.18. FPGA的Nios配合时如何计算SDRAM相位的文章.19. This an exercise in using finite state machines.基于ALTERA的DE2开发 平台.20. 嵌入式微处理器系统 崔光佐 普适计算与应用实验室 北京大学现代教育技术中心 www.uclab.org.21. SST39VF160操作子程序.22. 基于51单片机的单工呼叫系统详细源代码程序.23. AT91RM9200测试程序.24. TGLCMLIMIT64A接口程序（模拟方式）.25. Version Management with CVS.26. PSoC(可编程片上系统)是Cypress半导体公司生产的包含有8位微处理器核和数字与模拟混合的信号阵列芯片.27. 你相学会CPLD,FPGA,教程,快速,么,你想使用硬件编程语言么.那就看这个吧,只要5分钟.让你入门.28. S3C2410下LCD驱动程序移植 及GUI程序编写 以一个实例来叙述S3C2410下一个驱动程序的编写（本文的初始化源码以华恒公司提供的s3c2410fb.c为基础）及简单的GUI程序的编写。.29. s3c44b0 的开发板测试的所有源代码及程序！！！汇编代码主要完成系统初始化.30. 周立功实验串口调试! 周立功实验串口调试!.31. 周立功实验SPI调试! 周立功实验SPI调试!.32. 周立功实验SSP调试! 周立功实验SSP调试!.33. 周立功实验定时器调试! 周立功实验定时器调试!.34. 周立功实验PWM调试! 周立功实验PWM调试!.35. PT0611打印机代码,可用于学习用,如果有需要可以下载.36. Cyclone1C20的Nios开发板完整原理图Protel格式.37. 寻迹小车主控程序.38. 语言嵌入式系统编程修炼之道,非常有用的嵌入式开发语言学习.39. 附件为at91sam9261dk评估板原理图,protel99se格式的.40. 51单片机ADS7846适合用在4线制触摸屏.
上传时间： 2013-06-01
上传用户：eeworm
本文在分析干式电力变压器绝缘结构和电场分布特点的基础上，建立了四种电场分析模型：二维和三维高压绕组电场分析模型、二维和三维端部电场分析模型。以SG10型H级绝缘空气自冷干式变压器为具体分析对象，采用ANSYS有限元分析软件对四个电场模型进行了有限元建模，并完成了有限元分析，得出相应的干式电力变压器绝缘的电场强度和分布分析结果。 在深入理解ANSYS有限元分析软件接口的基础上，编写了以APDL参数化语言为基础的命令流程序，并采用C++Builder6.0软件编写了实现模型修改和结果显示的程序，完成了干式电力变压器电场有限元分析系统的开发。应用该软件，用户可以对四个模型的绝缘结构尺寸、介电常数等参数直接进行修改，在调用ANSYS软件进行有限元分析后，可以得到非常直观的相应干式电力变压器绝缘的电场强度和分布结果，包括显示电场的最大电场强度值及其位置，以及用图像方式显示模型的电场强度矢量图利分布云图。本文工作对于研究干式电力变压器的电场分布以及绝缘合理设计具有工程意义。
上传时间： 2013-06-26
上传用户：tianyi223
高中压断路器是电力系统中最重要的开关设备，用高中压断路器保护电力系统至今已经历了一段漫长历史。从最初的油断路器发展到压缩空气断路器，再到目前作为无油化开关的真空断路器和SF6断路器。其中真空断路器以其小型化和高可靠性等优点，已在高中压领域得到愈来愈广泛的应用。作为真空断路器的核心部件，真空灭弧室的研究和开发显得尤为重要。 真空灭弧室的小型化是国外关注的问题，我国很多相关的研究所和高等院校都曾作过不少研制工作，研究的方向是采用各种纵向磁场结构电极的真空灭弧室和寻求新的触头材料。由于纵向磁场结构的电极开断能力强，在额定短路开断电流、设计裕度和工艺水平相同的情况下，纵向磁场的电极比横向磁场的电极小得多。因此，采用纵向磁场结构电极的真空灭弧室可以缩小整体尺寸。 本设计从真空灭弧室的具体模型出发，应用ANSYS8.1的电磁场分析软件，对600A的真空灭弧室触头间的纵磁场进行计算与分析，可得到接近实际的动、静触头电流流向矢量分布图，线圈磁感应强度与线圈几何尺寸的关系，触头开距对磁场分布的影响及电弧在不同位置时的受力分析等。由不同线圈截面积与纵磁磁场强度的关系分布，可得出在分断电流不变的情况下，线圈愈小磁场强度愈强。由触头开距与磁场强度的关系，可见触头间距越小，两触头间越能获得较大的磁感应强度。对真空灭弧室极问磁场分布以及电弧在触头上不同位置受力进行分析，结果表明随着磁感应强度变小，电弧受力也相对的变小。 通过ANSYS仿真分析，为真空断路器灭弧室的设计提供了比较准确的数据资料。进而使产品的设计、开发建立在较为科学的基础上，为产品实际研制提供理论依据。
上传时间： 2013-06-20
上传用户：dba1592201
电力变压器的涡流损耗及其在电力变压器中造成的局部过热问题是电力变压器设计计算中的一个关键问题。电力变压器的容量越大，漏磁场就越强，涡流损耗也就越大，以及由涡流损耗造成的局部过热问题也就越突出。因此，如何解决这一问题就显得至关重要。 文中首先介绍了电力变压器涡流损耗与温升计算的意义和目的，并论述了电力变压器漏磁场、温度场问题的国内外研究概况。本文应用电力变压器和有限元的基本理论，使用大型通用有限元分析软件Ansys对变压器的磁场和温度场进行分析与计算。首先建立电力变压器三维分析模型，对电力变压器的三维漏磁场进行准确的计算，得出了绕组及结构件上的磁感应强度分布，并对绕组中的轴向漏磁场及辐向漏磁场进行了分析对比。在此基础上计算了由变压器漏磁场引起的结构件涡流损耗，并把计算结果与实验数据进行了比较，结果基本吻合，说明了计算结果的正确性及用Ansys软件仿真分析的可行性。根据磁场分析的结果给出了减小各结构件漏磁场和涡流损耗的方法，分析了在油箱壁上安装电磁屏蔽和对拉板开槽的作用。 在计算出绕组及结构件中涡流损耗的基础上，对电力变压器进行了磁—流—热耦合场分析，采用间接耦合的方法将磁场得出的焦耳热作为流场分析的载荷，使流场与温度场进行耦合，得出绕组及结构件上的温度场分布。应用相关理论对所得结果进行了分析以及提出了降低温度的方法。论文最后使用VB语言编制了变压器磁场、温度场分析的仿真软件界面，实现了参数化建模，加载，并可以从结果数据库中提出结果数据。
上传时间： 2013-05-22
上传用户：cylnpy
现代轧钢机的机组容量日益增大，其有功、无功负荷变动异常剧烈。由于大部分设备供电多半采用晶闸管整流装置，使电网中谐波增大，功率因数降低，出现较大的电压波动。因此研究轧钢厂供电系统电能质量的基本内容—无功补偿与谐波抑制，对提高企业供电可靠性、降低损耗、提高用电设备出力等具有重要意义。由于通用的电力分析软件不具备设计功能，因此有必要开发一套无功补偿装置设计和电能质量分析的专业软件。 该文详细分析了轧钢供电系统各个谐波源产生的谐波特点和功率因数特点，研究了广泛应用于轧钢供电系统的TCR+FC型静止无功补偿装置的补偿特性和结构特点。以此为理论基础，从软件工程的角度，开发了一套动态补偿仿真软件，其中包括人机交互界面、电力模型和运算模型等。人机交互界面是用户与软件的接口，而电力模型和运算模型是内置在软件内，对用户不可见。用户在界面上输入系统参数，通过界面调用运算模型可以自动地设计TCR+FC型静止无功补偿装置的各滤波支路和TCR支路的电路参数，除此之外，通过界面调用电力模型，用户可以从界面上读取该系统补偿前后的电能质量。 因此，该软件既是一个设计软件，又是分析软件，不仅能设计静止无功补偿装置的各支路具体电路参数，为实际轧钢系统的静止无功补偿装置的设计提供理论参考，还能对系统投入SVC前后的电能质量的变化做出详细的对比分析。 最后，以科学研究领域广泛应用的PSCAD/EMTDC软件为测试工具，在其中建立相应的电力模型。通过比较在两个软件中仿真得到的轧钢机负载曲线、电压电流波形、电压波动、谐波、功率因数等，证实了该动态软件的正确性。
上传时间： 2013-04-24
上传用户：hewenzhi
本文在分析了嵌入式技术及控制系统的发展概况后，首先对现场总线，主要是CAN总线的技术特点进行了全面的介绍，并重点对CAN总线网络中数据传输的实时性问题及改善的方案进行了分析和研究。之后利用嵌入式技术实现了基于CAN总线的网络测控系统。该系统的主控节点，即ARM平台采用32位的嵌入式处理器AR2M和嵌入式实时操作系统μC/OS-Ⅱ来实现，并在该平台上完成了系统多任务的建立，包括与底层CAN网络的通信、液晶显示输出和嵌入式Web服务器等。 论文共分六章。第一章介绍了控制系统的发展过程、嵌入式技术及其发展现状，并引出了课题的背景和研究意义，给出了主要研究内容。第二章着重介绍了CAN现场总线技术，并对其工作原理和CAN总线系统的实时性进行了分析。第三章论述了CAN总线测控网络的实现以及CAN测控网络与Internet集成的必要性，并给出了本文的系统设计方案、工作原理和组成。第四章论述了基于CAN总线的嵌入式测控系统的设计与实现，详细阐述了系统的硬件、软件设计思路和实现方法。硬件方面，介绍了硬件平台中的主处理器LPC2292和整个硬件逻辑模块。软件设计上实现了μC/OS-Ⅱ实时操作系统在ARM7上的移植，并完成了嵌入式系统下多任务的建立。第五章介绍了以QXLPC-Ⅲ过程控制系统为应用对象，进行的实际应用实验，该实验对被控过程的部分物理量进行了检测，验证了本方案的可行性。第六章对全文进行了总结，给出了有待进一步研究的问题，并对后续工作进行了展望。
上传时间： 2013-06-03
上传用户：zttztt2005
在现代电子系统中，数字化已经成为发展的必然趋势，接收机数字化是电子系统数字化中的一项重要内容，对数字化接收机的研究具有重要的意义。随着数字化理论和微电子技术的迅速发展，高速的中频数字化接收机的实现已经成为可能。本文研究了一种基于FPGA的软件无线电数字接收平台的设计，并着重研究了其中数字中频处理单元的设计和实现。FPGA器件具有设计灵活、开发周期短和开发成本低等优点，所以广泛应用于各种通信系统中。相比于传统的DSP串行结构，FPGA能够进行流水线性设计，对数据进行并行处理，所以FPGA在进行数据量大，要求实时处理的系统设计时有很大的优势。 本文首先首先分析了软件无线电当前的发展趋势及技术现状，针对存在的处理速度跟不上的DSP瓶颈问题，提出了中频软件无线电的FPGA实现方案。本文以FPGA实现为重点，在深入分析软件无线电相关理论的基础上，着重研究和完成了中频软件无线电数字接收平台两大模块的FPGA实现：数字下变频相关模块和数字调制解调模块。其中，在深入研究数字下变频实现结构的基础上，首先对数字下变频模块的数控振荡器(NCO)采用了直接频率合成技术(DDS)实现，其频率分辨率高，灵活，易于实现；高效抽取滤波器组由积分梳状滤波器(CIC)，半带滤波器(HB)，FIR滤波器组成。对积分梳状滤波器(CIC)本文采用了Hogenaur“剪除”理论对内部寄存器的位宽进行改进，极大地节约了资源，提高了运行速率。对FIR滤波器和半带滤波器采用了(DA)分布式算法，它的运行速度只与数据的宽度有关，只有加减法运算和二进制除法，既缩减了系统资源又大大节省了运算时间，实现了高效的实时处理。对数字调制解调模块，重点研究和完成了2ASK和2FSK的调制解调的FPGA实现，模块有很好的通用性，能方便地移植到其它的系统中。在文章的最后还对整个系统进行了Matlab仿真，验证了系统设计思想的正确性。在系统各个关键模块的设计过程中，都是先依据一定的设计指标进行verilog编程，然后再在Quartus软件中编译，时序仿真测试，并与Matlab仿真结果进行对比，验证设计的正确性。
上传时间： 2013-05-18
上传用户：450976175
随着数字视频广播的发展，观众将会面对越来越多综合或专门频道的选择，欣赏到更高品质，更多服务的节目。而广播业者则要为这些节目的版权购买，制作而承受更高的成本，单纯的广告收入已经不够。要求对用户收取一定的收视费用，而另一方面，调查也显示用户是愿意预付一定费用以获得更好服务的。条件接受系统(Conditional Access system)就是为了商业目的而对某些广播服务实施接入控制，决定一个数字接受设备能否将特定的广播节目展现给最终用户的系统。CA技术要求既能使用户自由选择收看节目又能保护广播业者的利益，确算只有已支付了或即将支付费用的用户才能收看到所选的电视节目。在数字电视领域中，CA系统无疑将成为发展新服务的必需条件。但是在不同的运营商可能会使用不同的CA系统，在不同的CA系统之间进行互操作所必需共同遵守的最基本条件是：通用的加扰算法。每个用户接收设备中应集成相应的解扰模块。在我国国家标准--数字电视条件接收系统GY/Z 175-2001的附录H中有详细的描述。 FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 首先本文简要介绍CA系统的目的和组成，FPGA的结构和原理，优势。然后介绍了利用FPGA来实现CA系统主要组成部分即加扰的原理和步骤，分析算法，划分逻辑结构，软件仿真，划分硬件模块，硬件性能分析，验证平台构建，硬件实现等。 然后对以上各个部分做详细的阐述。同时为了指导FPGA设计，给出了FPGA的结构和原理与FPGA设计的基本原则、设计的基本技巧、设计的基本流程； 最后给出了该加扰系统的测试与验证方法以及验证和测试结果。
上传时间： 2013-06-22
上传用户：chongchong2016
本文主要介绍了如何运用可编程逻辑器件(FPGA)实现电机的变频调速控制系统。 目前，电机控制芯片主要有两种选择。一种是专用集成芯片(ASIC)，一种是单片机(MCU)或数字信号处理器(DSP)。而FPGA的数字资源丰富、工作频率高、可在系统编程等特点使得开发灵活、开发周期相对短，可以取代前二种通用的方式。本文利用80C196KC和FPGA控制感应电机，简化了硬件和软件设计，并充分利用了FPGA的快速性，利用FPGA，除本身可以用来控制电机以外：可以制成通用的“IP核”应用到MCU(或DSP)，或是作为片内外设，这样就节约了片内资源；另外，它还是ASIC设计的验证的必经阶段，这是本文选题和工作的意义。本文设计的FPGA调速控制系统以及2个IP核，下载到芯片，通过验证。 本文第一章绪论介绍了可编程逻辑器件的发展、应用，以及EDA的发展历程，还介绍了ASIC等。针对FPGA的快速发展，论述了它在变频调速技术应用中的优势。 第二章介绍了交流电动机变频调速技术及其相关技术的发展和应用情况。着重介绍了电压空间矢量调制方式，以及矢量控制技术、技术发展。 第三章详细介绍了SVPWM调速系统整个系统的FPGA设计，给出了设计思路、具体方案、逻辑时序分析；最后给出了软件仿真结果和实验波形对照。文中还给出了SVPWM调速系统运用的FPGA设计结果，驱动电机，得到实验波形。论证了FPGA在调速系统应用中的可行性和意义。 第四章介绍了作者针对课题相关的一些内容所设计出的IP核，给出的实验结果等。 论文最后，对本课题所做的工作进行了简单的总结。
上传时间： 2013-04-24
上传用户：zhaiyanzhong
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
