本文对TCN中的MVB技术进行了研究，并在深入了解MVB的通信机制的基础上，提出了采用FPGA替代MVB控制器专用芯片的解决方法。根据TCN协议，连接在MVB上的设备可以分为5类，其中1类设备可以在不需要CPU的基础上实现自动通信，最为常用。本设计的目的就是采用FPGA替代MVB1类设备控制器。 文章采用自顶向下的模块化设计方法，根据MVB1类设备控制器要实现的功能，将设计划分为3个模块：发送模块、接收模块和MVB1类模式控制模块。其中发送模块又划分为位控制单元、CRC生成单元、FIFO单元和曼彻斯特编码单元等。接收模块又划分为帧起始检测单元、时钟恢复单元、帧分界符检测单元、数据译码单元、CRC校验单元、译码控制单元和长度错误检测单元等。MVB1类模式控制模块又划分为报文错误处理单元、主帧寄存器单元、TM控制单元和主控单元等。上述各模块的RTL级设计都是采用硬件描述语言Verilog实现的。
上传时间： 2013-07-21
上传用户：dengzb84
偏振模色散(PMD)是限制光通信系统向高速率和大容量扩展的主要障碍，尤其是160Gb/s光传输系统中，由PMD引起的脉冲畸变现象更加严重。为了克服PMD带来的危害，国内外已经开始了对PMD补偿的研究。但是目前的补偿系统复杂、成本高且补偿效果不理想，因此采用前向纠错(FEC)和偏振扰偏器配合抑制PMD的方法，可以实现低成本的PMD补偿。 在实验中将扰偏器连入光时分复用系统，通过观察其工作前后的脉冲波形，发现扰偏器的应用改善了系统的性能。随着系统速率的提高，对扰偏器速率的要求也随之提高，目前市场上扰偏器的速率无法满足160Gb/s光传输系统要求。通过对偏振扰偏器原理的分析，决定采用高速控制电路驱动偏振控制器的方法来实现高速扰偏器的设计。扰偏器采用铌酸锂偏振控制器，其响应时间小于100ns，是目前偏振控制器能够达到的最高速率，但是将其用于160Gb/s高速光通信系统扰偏时，这个速率仍然偏低，因此，提出采用多段铌酸锂晶体并行扰偏的方法，弥补铌酸锂偏振控制器速率低的问题。通过对几种处理器的分析和比较，选择DSP+FPGA作为控制端，DSP芯片用于产生随机数据，FPGA芯片具有丰富的I/O引脚，工作频率高，可以实现大量数据的快速并行输出。这样的方案可以充分发挥DSP和FPGA各自的优势。另外对数模转换芯片也要求响应速度快，本论文以FPGA为核心，完成了FPGA与其它芯片的接口电路设计。在QuartusⅡ集成环境中进行FPGA的开发，使用VHDL语言和原理图输入法进行电路设计。 本文设计的偏振扰偏器在高速控制电路的驱动下，可以实现大量的数据处理，采用多段铌酸锂晶体并行工作的方法，可以提高偏振扰偏器的速率。利用本方案制作的扰偏器具有高扰偏速率，适合应用于160Gb/s光通信系统中进行PMD补偿。
上传时间： 2013-04-24
上传用户：suxuan110425
本文对基于DSP和FPGA运动控制器的设计进行了研究。主要内容如下： （1）深入研究国内外运动控制技术的发展现状和前景。 （2）规划运动控制器的硬件和软件整体研发方案。 （3）对运动控制器的各个功能模块进行硬件设计。 （4）对运动控制算法和数字滤波算法进行设计，编写控制软件。 （5）对运动控制系统的性能进行分析和访真，调节控制器参数，使运动控制系统具有较好的静态特性和动态特性。 （6）构建实验系统，编写人机界面软件，验证运动控制器的性能。
上传时间： 2013-06-13
上传用户：haobin315
在直流电气传动系统中使用的可控直流电源大部分是晶闸管相控整流电源,而晶闸管触发脉冲形成单元是晶闸管相控整流系统的重要组成部分.该设计采用现场可编程门阵列控制实现了晶闸管触发器的数字化,与传统的晶闸管触发控制器相比有脉冲对称度好等许多优点,具有广阔的应用前景.该论文首先系统分析了晶闸管触发器的各种性能指标,并对常见的触发器进行了分类.通过分析不同类型触发器的优缺点,最终确定采用三相同步的绝对触发方式,这种方式在控制器内部资源允许的前提下,在外围电路很少的情况下就能实现高性能控制,简化了系统设计.其次,对开发硬件和软件以及编程语言进行了介绍.另外,详细阐述了采用现场可编程门阵列EPFl0K10器件实现具有相序自适应、缺相保护等功能的晶闸管触发器的软硬件设计.最后,使用自主开发的触发器构成一套三相全控桥整流设备,并给出了实验结果和波形分析.试验结果表明,该论文设计的基于FPGA/CPLD的晶闸管智能触发控制器能够满足一般工业控制要求,达到了预期的目的.
上传时间： 2013-04-24
上传用户：baitouyu
MPEG-4是目前非常流行的视频压缩标准,基于MPEG-4的视频处理系统有两种体系结构:可编程结构和专用结构.可编程结构灵活,适用范围广,易于升级,但电路复杂,电路功耗大.专用视频编解码器结构硬件开销小,处理速度高.该文主要研究专用的MPEG-4视频编解码芯片设计方法.目前市场上MPEG-4视频编解码芯片主要是Simple Profile级别的,而我们设计的芯片要实现Advanced Simple Profile级别.该文采用了一种基于大规模FPGA的软硬件相结的芯片设计方案,我们设计了基于FPGA的MPEG-4芯片设计开发平台,完成算法的硬件仿真与测试.论文围绕基于FPGA的MPEG-4芯片开发系统设计,分为两个部分.第一部分介绍了目前国内外实现MPEG-4视频处理系统的主要方法和应用,概述了国际上MPEG-4视频编解码芯片设计的一般方法及其发展趋势,详细描述了我们的基于FPGA的MPEG-4编解码芯片开发系统的结构.第二部分重点讲述了基于FPGA的MPEG-4芯片开发系统各个电路模块的设计,包括电源模块、FPGA配置模块、时钟生成模块、视频输入/输出模块、RS232串口模块、以太网接口模块、USB接口模块等.同时也介绍了I
上传时间： 2013-06-15
上传用户：it男一枚
传统PLC使用时会出现一些问题，如程序死循环、程序跑飞、需要庞大的编译系统作支持和不能实现精确位置控制等等；而发展到OPENPLC后，这些问题依然存在。为了更好地解决这些问题，本文提出一种全新的可编程控制器现场集成技术，用FPGA来实现PLC的功能，抛弃传统PLC“程序”的概念，以“硬件线路”来实现控制功能，不论在经济上还是在性能上都具有更大的优势。 本课题在对国内外可编程控制器，重点是HardPLC的开发和应用的进展进行概述和分析的基础上，系统开展了HardPLC组成模块原理及其仿真模拟的研究。本研究的主要贡献为： 1.对比分析了CPLD和FPGA的性能特点，阐明了Xilinx公司FPGA芯片结构的两个创新概念，指出了其优越性能的结构基础； 2.系统分析了用HardPLC实现控制系统时的一些通用模块，对每个模块的工作原理进行了深入的探讨，用VHDL语言建立了每个模块的模型，在此基础上进行了仿真、综合，为进一步研究可编程控制器的现场集成奠定了基础； 3.在仿真综合的基础上，用所建立的模型完成了特定逻辑控制系统的控制要求，充分展示了其实际应用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基础上，确定了应用于实际的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本课题研究建立的模型对于开发具有我国自主知识产权的HardPLC组成IP库具有一定的理论意义；对特定系统的控制实现，充分展示了基于FPGA的可编程控制器现场集成技术可以广泛应用于工控领域，加大推广力度和建立更多的IP库，在许多应用场合可以取代传统的PLC控制系统，为工控领域提供高可靠、低价格、简单易操作的解决方案，这将带来巨大的社会经济效益；所确定的FPGA芯片配置模式可广泛应用于对FPGA芯片配置数据的加载，在实践生产中具有重要的实用价值。
上传时间： 2013-05-30
上传用户：dtvboyy
本文将EDA技术与传统的控制理论相结合,研制了一种全新的基于FPGA技术之上的PID和模糊控制器,并加以优化后应用于FESTO液位控制系统上.该控制器基于PLD组成的系统,很自然地避开CPU的程序跑飞、死循环、复位不可靠等缺点,最大程度的提高设计效率和系统的可靠性;同时相对于传统的硬件控制器而言,它的高集成度所需较少外围电路,降低设计成本,为控制器地实现提供了一种新方案.此外,本文的模糊控制器对传统规则表进行改进,在被控量接近稳态值时规则表部分自适应于具体的期望值,消除了稳态值附近的震荡,大大提高了系统的稳定性.
上传时间： 2013-06-21
上传用户：my867513184
随着星载电子系统复杂度、小型化需求的提高，SoC已经成为应对未来星载电子系统设计需求的解决途径。为了简化设计流程并且提高部件的可重用性，在目前的SoC设计中引入了称之为平台的体系结构模板，用它来描述采用已有的标准核来开发SoC的方法。在星载电子系统中常用部件的分类设计，最终建立一个包括多种功能部件，互连部件和处理部件的设计平台，从而有效的提高星载电子系统的设计能力。在当前NASA和ESA的空间应用中，PCI总线广泛作为背板总线和局部总线，有鉴于此，本研究选择PCI总线作为星载电子系统设计平台要提供的一个互连部件对其进行设计。 针对这一需求，本论文采用自项向下的设计方法对PCI总线从设备控制器的设计与实现进行了研究，对PCI总线协议做了深刻的分析，完成了PCI总线目标设备控制器的设计，采用Verilog HDL对其进行了RTL级的描述。 在该课题的研究中，采用了目前集成电路设计中常见的自顶向下设计方法，使用硬件描述语言Verilog HDL对其进行描述，重点分析了PCI总线设备控制器的设计。以PCI总线协议的分析和理解为基础，对PCI总线设备控制器进行了功能分析和结构划分。根据PCI总线设备控制器的功能和结构划分，对PCI总线目标设备控制器的设计思路和各个子模块电路的设计和实现进行了详细的分析阐述，并且通过编写测试激励程序完成了功能仿真。应用FPGA作为物理验证和实现载体，进行了面向FPGA的电路综合，进行了布局布线后的时序仿真，证明所实现的PCI目标设备控制器符合基本功能要求，在以上基础上完成了PCI目标设备控制器的FPGA实现。通过这整个论文的工作，按照设计、仿真、综合验证及布局布线的步骤，完成了PCI总线目标设备控制器IP软核的设计。
上传时间： 2013-06-07
上传用户：tccc
阐述如何使用PID算法进行变频控制，通过方程确定输入电机的电压和频率，达到安全控制电机速度的目的
上传时间： 2013-05-24
上传用户：jacking
数字信息在有噪声的信道中传输时，受到噪声的影响，误码总是不可避免的。根据香农信息理论，只要使Es/N0足够大，就可以达到任意小的误码率。采用差错控制编码，即信道编码技术，可以在一定的Es/N0条件下有效地降低误码率。按照对信息元处理方式不同，信道编码分为分组码与卷积码两类。卷积码的k0和n0较小，实现最佳译码与准最佳译码更加容易。卷积码运用广泛，被ITU选入第三代移动通信系统，作为包括WCDMA，CDMA2000和TD-SCDMA在内的信道编码的标准方案。 本文研究了CDMA2000业务通道中的帧结构，对CDMA2000系统中的卷积码特性及维特比译码的性能限进行了分析，并基于MATLAB平台做了相应的译码性能仿真。我们设计了一种可用于CDMA2000通信系统的通用、高速维特比译码器。该译码器在设计上具有以下创新之处：(1)采用通用码表结构，支持可变码率；帧控制模块和频率控制器模块的设计中采用计数器、定时器等器件实现了可变帧长、可变数据速率的数据帧处理方式。(2)结合流水线结构思想，利用四个ACS模块并行运行，加快数据处理速度；在ACS模块中，将路径度量值存贮器的存储结构进行优化，防止数据读写的阻塞，缩短存储器读写时间，使译码器的处理速度更快。(3)为了防止路径度量值和幸存路径长度的溢出，提出了保护处理策略。我们还将设计结果在APEXEP20K30E芯片上进行了硬件实现。该译码器芯片具有可变的码率和帧长处理能力，可以运行于40MHZ系统时钟下，内部最高译码速度可达625kbps。本文所提出的维特比译码器硬件结构具有很强的通用性和高速性，可以方便地应用于CDMA2000移动通信系统。
上传时间： 2013-06-24
上传用户：lingduhanya
