虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

通讯模块

  • 我写的用STM32F103的普通IO口做I2C通讯的模块

    我写的用STM32F103的普通IO口做I2C通讯的模块,已经在开发板上与24C02通讯成功。

    标签: F103 STM 103 32F

    上传时间: 2013-12-26

    上传用户:zhengjian

  • LORA模块SX1278与NRF52832通讯原理图

    LORA模块SX1278与NRF52832通讯原理图

    标签: lora模块 sx1278 nrf52832 通讯 原理图

    上传时间: 2022-07-03

    上传用户:zhaiyawei

  • SPI方式STM32F103与2.4G模块NRF24L01收发通讯

    SPI方式STM32F103与2.4G模块NRF24L01收发通讯           

    标签: spi stm32f103 nrf24l01 收发通讯

    上传时间: 2022-07-05

    上传用户:

  • STM32与LORA模块通讯原理图、PCB板、gerber工程文件

    STM32与LORA模块通讯原理图、PCB板、gerber工程文件

    标签: stm32 lora模块 通讯 pcb gerber

    上传时间: 2022-07-07

    上传用户:

  • STM32于基于sx1278的LORA模块通讯原理图和PCB

    STM32于基于sx1278的LORA模块通讯原理图和PCB

    标签: stm32 sx1278 lora模块 通讯 原理图 pcb

    上传时间: 2022-07-17

    上传用户:

  • 最小的人体感应模块-1页-0.1M.pdf

    专辑类-超声-红外-激光-无线-通讯相关专辑-183册-1.48G 最小的人体感应模块-1页-0.1M.pdf

    标签: 0.1 人体感应 模块

    上传时间: 2013-04-24

    上传用户:sa123456

  • -无线电遥控模块、组件及应用-181页-5.9M.pdf

    专辑类-超声-红外-激光-无线-通讯相关专辑-183册-1.48G -无线电遥控模块、组件及应用-181页-5.9M.pdf

    标签: 181 5.9 无线电遥控

    上传时间: 2013-04-24

    上传用户:starlet007

  • 基于51单片机的低价型远程多用途无线遥控模块

    基于51单片机的低价型远程多用途无线遥控模块:开发完成了一种基于单片机的远程无线遥控系统, 其主控制器为W78E516B 微处理器, 网络通讯采用RTL8019AS 芯片, 实现了低成本和低功耗; 远

    标签: 51单片机 远程 多用 无线遥控

    上传时间: 2013-05-19

    上传用户:Zxcvbnm

  • 可重构FPGA通讯纠错进化电路及其实现

    ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.

    标签: FPGA 可重构 通讯 纠错

    上传时间: 2013-07-01

    上传用户:myworkpost

  • Labview与单片机机通讯程序

    Labview与单片机机通讯程序 介绍利用LabVIEW实现PC(上位机)与下位机(调制解调器(Modem)、串行打印机、各种监控模块、PLC、摄像头云台、数控机床、单片机及智能设备等)单片机串口通信的程序设计方法

    标签: Labview 单片机 通讯程序

    上传时间: 2013-05-30

    上传用户:3到15