专辑类-国标类相关专辑-313册-701M SJ-T-10670-1995-表面组装工艺通用技术-25页-0.9M.pdf
上传时间： 2013-04-24
上传用户：zhengzg
专辑类-国标类相关专辑-313册-701M GB4706.1-1998-家用和类似用途电器的安全通用要求国家标准.pdf
上传时间： 2013-07-19
上传用户：BIBI
专辑类-国标类相关专辑-313册-701M GB-12663-2001-防盗报警控制器通用技术条件.pdf
上传时间： 2013-05-16
上传用户：cath
随着工业技术的发展,变频调速器的应用越来越广泛,它的显著的节能效果和灵活多变的运行方式,给人们留下了深刻印象.但是由于变频器价格昂贵,影响了它的普及及推广应用.如何在提高变频器的性能的同时尽量降低其价格,是一个非常值得研究的问题.该文针对这一情况,并顺应当前变频器集成化、高频化的发展趋势,决定采用性能价格比很高的专用集成电路FSA4828和智能功率模块(IPM)开发一台低价格、高性能、具有实用价值的通用变频调速器.它采用V/F控制方式,有多种控制运行功能和完善的保护措施,从而使其既有较好的运行性能,又有安全稳定的运行状态,不会因各种故障而轻易损坏.同时,先进的人机接口使得参数的输入和变频器运行方式的改变极为方便,新型集成元件的采用也使得它的开发周期短,整机结构简洁,成本较低.该文详细的分析、设计了该通用变频器的硬件电路及控制程序,介绍了两种最主要的集成元件:SA4828和IPM模块PM25RSB120,以及它们在设计中的应用.最后,该文还分析了硬件电路产生的干扰问题,并分别从硬件、软件两方面提出相应的抗干扰措施.
标签： 变频调速器
上传时间： 2013-05-23
上传用户：diertiantang
用单片机制作通用型电视遥控器，初学者可以参考学习一下。
上传时间： 2013-07-15
上传用户：yangbo69
一本很好的汇编语言教程，跟大家一起分享 课程介绍 第1章 预备知识 1.1 汇编语言的由来及其特点 1 机器语言 2 汇编语言 3 汇编程序 4 汇编语言的主要特点 5 汇编语言的使用领域 1.2 数据的表示和类型 1 数值数据的表示 2 非数值数据的表示 3 基本的数据类型 1.3 习题 第2章 CPU资源和存储器 2.1 寄存器组 1 寄存器组 2 通用寄存器的作用 3 专用寄存器的作用 2.2 存储器的管理模式 1 16位微机的内存管理模式 2 32位微机的内存管理模式 2.3 习题 第3章 操作数的寻址方式 3.1 立即寻址方式 3.2 寄存器寻址方式 3.3 直接寻址方式 3.4 寄存器间接寻址方式 3.5 寄存器相对寻址方式 3.6 基址加变址寻址方式 3.7 相对基址加变址寻址方式 3.8 32位地址的寻址方式 3.9 操作数寻址方式的小结 3.10 习题 第4章 标识符和表达式 4.1 标识符 4.2 简单内存变量的定义 1 内存变量定义的一般形式 2 字节变量 3 字变量 4 双字变量 5 六字节变量 6 八字节变量 7 十字节变量 4.3 调整偏移量伪指令 1 偶对齐伪指令 2 对齐伪指令 3 调整偏移量伪指令 4 偏移量计数器的值 4.4 复合内存变量的定义 1 重复说明符 2 结构类型的定义 3 联合类型的定义 4 记录类型的定义 5 数据类型的自定义 4.5 标号 4.6 内存变量和标号的属性 1 段属性操作符 2 偏移量属性操作符 3 类型属性操作符 4 长度属性操作符 5 容量属性操作符 6 强制属性操作符 7 存储单元别名操作符 4.7 表达式 1 进制伪指令 2 数值表达式 3 地址表达式 4.8 符号定义语句 1 等价语句 2 等号语句 3 符号名定义语句 4.9 习题 第5章 微机CPU的指令系统 5.1 汇编语言指令格式 1 指令格式 2 了解指令的几个方面 5.2 指令系统 1 数据传送指令 2 标志位操作指令 3 算术运算指令 4 逻辑运算指令 5 移位操作指令 6 位操作指令 7 比较运算指令 8 循环指令 9 转移指令 10 条件设置字节指令 11 字符串操作指令 12 ASCII-BCD码调整指令 13 处理器指令 5.3 习题 第6章 程序的基本结构 6.1 程序的基本组成 1 段的定义 2 段寄存器的说明语句 3 堆栈段的说明 4 源程序的结构 6.2 程序的基本结构 1 顺序结构 2 分支结构 3 循环结构 6.3 段的基本属性 1 对齐类型 2 组合类型 3 类别 4 段组 6.4 简化的段定义 1 存储模型说明伪指令 2 简化段定义伪指令 3 简化段段名的引用 6.5 源程序的辅助说明伪指令 1 模块名定义伪指令 2 页面定义伪指令 3 标题定义伪指令 4 子标题定义伪指令 6.6 习题 第7章 子程序和库 7.1 子程序的定义 7.2 子程序的调用和返回指令 1 调用指令 2 返回指令 7.3 子程序的参数传递 1 寄存器传递参数 2 存储单元传递参数 3 堆栈传递参数 7.4 寄存器的保护与恢复 7.5 子程序的完全定义 1 子程序完全定义格式 2 子程序的位距 3 子程序的语言类型 4 子程序的可见性 5 子程序的起始和结束操作 6 寄存器的保护和恢复 7 子程序的参数传递 8 子程序的原型说明 9 子程序的调用伪指令 10 局部变量的定义 7.6 子程序库 1 建立库文件命令 2 建立库文件举例 3 库文件的应用 4 库文件的好处 7.7 习题 第8章 输入输出和中断 8.1 输入输出的基本概念 1 I/O端口地址 2 I/O指令 8.2 中断 1 中断的基本概念 2 中断指令 3 中断返回指令 4 中断和子程序 8.3 中断的分类 1 键盘输入的中断功能 2 屏幕显示的中断功能 3 打印输出的中断功能 4 串行通信口的中断功能 5 鼠标的中断功能 6 目录和文件的中断功能 7 内存管理的中断功能 8 读取和设置中断向量 8.4 习题 第9章 宏 9.1 宏的定义和引用 1 宏的定义 2 宏的引用 3 宏的参数传递方式 4 宏的嵌套定义 5 宏与子程序的区别 9.2 宏参数的特殊运算符 1 连接运算符 2 字符串整体传递运算符 3 字符转义运算符 4 计算表达式运算符 9.3 与宏有关的伪指令 1 局部标号伪指令 2 取消宏定义伪指令 3 中止宏扩展伪指令 9.4 重复汇编伪指令 1 伪指令REPT 2 伪指令IRP 3 伪指令IRPC 9.5 条件汇编伪指令 1 条件汇编伪指令的功能 2 条件汇编伪指令的举例 9.6 宏的扩充 1 宏定义形式 2 重复伪指令REPEAT 3 循环伪指令WHILE 4 循环伪指令FOR 5 循环伪指令FORC 6 转移伪指令GOTO 7 宏扩充的举例 8 系统定义的宏 9.7 习题 第10章 应用程序的设计 10.1 字符串的处理程序 10.2 数据的分类统计程序 10.3 数据转换程序 10.4 文件操作程序 10.5 动态数据的编程 10.6 COM文件的编程 10.7 驻留程序 10.8 程序段前缀及其应用 1 程序段前缀的字段含义 2 程序段前缀的应用 10.9 习题 第11章 数值运算协处理器 11.1 协处理器的数据格式 1 有符号整数 2 BCD码数据 3 浮点数 11.2 协处理器的结构 11.3 协处理器的指令系统 1 操作符的命名规则 2 数据传送指令 3 数学运算指令 4 比较运算指令 5 超越函数运算指令 6 常数操作指令 7 协处理器控制指令 11.4 协处理器的编程举例 11.5 习题 第12章 汇编语言和C语言 12.1 汇编语言的嵌入 12.2 C语言程序的汇编输出 12.3 一个具体的例子 12.4 习题 附录
上传时间： 2013-07-05
上传用户：hw1688888
任意波形发生器已成为现代测试领域应用最为广泛的通用仪器之一，代表了信号源的发展方向。直接数字频率合成(DDS)是二十世纪七十年代初提出的一种全数字的频率合成技术，其查表合成波形的方法可以满足产生任意波形的要求。由于现场可编程门阵列(FPGA)具有高集成度、高速度、可实现大容量存储器功能的特性，能有效地实现DDS技术，极大的提高函数发生器的性能，降低生产成本。 本文首先介绍了函数波形发生器的研究背景和DDS的理论。然后详尽地叙述了用FPGA完成DDS模块的设计过程，接着分析了整个设计中应处理的问题，根据设计原理就功能上进行了划分，将整个仪器功能划分为控制模块、外围硬件、FPGA器件三个部分来实现。最后就这三个部分分别详细地进行了阐述。 在实现过程中，本设计选用了Altera公司的EP2C35F672C6芯片作为产生波形数据的主芯片，充分利用了该芯片的超大集成性和快速性。在控制芯片上选用了三星公司的上S3C2440作为控制芯片。本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具QuartusⅡ并结合Verilog—HDL语言，采用硬件编程的方法很好地解决了这一问题。论文最后给出了系统的测量结果，并对误差进行了一定分析，结果表明，可输出步进为0.01Hz，频率范围0.01Hz～20MHz的正弦波、三角波、锯齿波、方波，或0.01Hz～20KHz的任意波。通过实验结果表明，本设计达到了预定的要求，并证明了采用软硬件结合，利用FPGA技术实现任意波形发生器的方法是可行的。
上传时间： 2013-08-03
上传用户：1079836864
通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种能同时支持短距离和长距离数据传输的串行通信接口，被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片，但是这些专用的串行接口芯片的缺点是数据传输速率比较慢，难以满足高速率数据传输的场合，而更重要的就是它们都具有不可移植性，因此要利用这些芯片来实现PC机和FPGA芯片之间的通信，势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势，提出了一种基于FPGA芯片的嵌入式UART设计方法，其中主要包括状态机的描述形式以及自顶向下的设计方法，利用硬件描述语言来编制UART的各个子功能模块以及顶层模块，之后将其集成到FPGA芯片的内部，这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场合，因此可以达到资源利用的最大化。 在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的UART满足预期设计目标。
上传时间： 2013-08-02
上传用户：rocketrevenge
可重构计算技术兼具通用处理器(General-Purpose Processor，GPP)和专用集成电路(Application Specific Integr—ated Circuits，ASIC)的特点，既可以提供硬件高速的特性，又具有软件可以重新配置的特性。而动态部分可重构技术是可重构计算技术的最新进展之一。该技术的要点就是在系统正常工作的情况下，修改部分模块的功能，而系统其它模块能够照常运行，这样既节约硬件资源，又增强了系统灵活性。 可重构SoC既可以在处理器上进行编程又可以改变FPGA内部的硬件结构，这使得SoC系统既具有处理器善于控制和运算的特点，又具FPGA灵活的重构特点；由于处理器和FPGA硬件是在同一块硅片上，使得它们之间的通信宽带大大提高，这种平台很适合于容错算法的实现。 本文基于863计划项目；动态重构计算机的可信实现关键技术，重点研究应用于恶劣环境中FPGA自我容错的体系结构，提出了一套完整的SoC系统的容错设计方案，并研究其实现技术，设计实现了实现该技术的硬件平台和软件算法，并验证成功。 论文取得了如下的创新性研究成果： 1、设计了实现动态重构技术的硬件平台，包括高性能的FPGA(内含入式处理器PowcrPC)、PROM、SRAM、FLASH、串口通信等硬件模块。 2、说明了动态重构技术的设计规范和设计流程，实现动态重构技术。 3、提出了一种基于动态重构实现容错的方法，不需要外部处理器干预，由嵌入式处理器负责管理整个过程。 4、设计并实现了嵌入式处理器运行时需要的软件，主要有两个功能，首先是从CF卡中读入重构所需的配置文件，并将配置文件写进FPGA内部的配置存储器中，改变FPGA内部的功能。其次，是实现容错技术的算法。
上传时间： 2013-04-24
上传用户：edrtbme
随着现代DSP、FPGA等数字芯片的信号处理能力不断提高，基于软件无线电技术的现代通信与信息处理系统也得到了更为广泛的应用。软件无线电的基本思想是以一个通用、标准、模块化的硬件系统作为其应用平台，把尽可能多的无线及个人通信和信号处理的功能用软件来实现，从而将无线通信新系统、新产品的开发逐步转移到软件上来。另一方面，现代信号处理系统对数据的处理速度、处理精度和动态范围的要求也越来越高，需要每秒完成几千万到几百亿次运算。因此研制具备高速实时信号处理能力的通用硬件平台越来越受到业界的重视。 @@ 目前的高速实时信号处理系统一般均采用DSP+FPGA的架构，其中DSP主要负责完成系统通信和基带信号处理算法，而FPGA主要完成信号预处理等前端算法，并提供系统常用的各种外部接口逻辑。本文的主要工作就在于完成通用型高速实时信号处理系统的FPGA软件设计。 @@ 本文提出了一种基于多DSP与FPGA的通用高速实时信号处理系统的架构。综合考虑各方面因素，作者选择使用两片ADSP-TS201浮点DSP以混合耦合模型构成系统信号处理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系统所需的各种接口，包括与ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外设接口。此外，作者还选择了ADSP-BF533定点DSP加入系统当中以扩展系统音视频信号处理能力，体现系统的通用性。 @@ 基于FPGA的嵌入式系统设计正逐渐成为现代FPGA应用的一个热点。结合课题需要，作者以Xilinx公司的MicroBlze软核处理器为核心在Virtex-5片内设计了一个嵌入式系统，完成了对CF卡、DDR2 SDRAM存储器的读写控制，并利用片内集成的三态以太网MAC硬核模块，实现了系统与上位PC机之间的以太网通信链路。此外，为扩展系统功能，适应未来可能的软件升级，进一步提高系统的通用性，还将嵌入式实时操作系统μC/OS-II移植到MicroBlaze处理器上。 @@ 最后，作者介绍了基于Xilinx RocketIO GTP收发器的高速串行传输设计的关键技术和基本的设计方法，充分体现了目前高速实时信号处理系统的发展要求和趋势。 @@关键词：高速实时信号处理；FPGA；Virtex-5；嵌入式系统；MicroBlaze
上传时间： 2013-05-17
上传用户：wangchong
