虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

通用存储器

  • 通用存储器VHDL代码库,The Free IP Project VHDL Free-FIFO, Quartus standard library.

    通用存储器VHDL代码库,The Free IP Project VHDL Free-FIFO, Quartus standard library.

    标签: VHDL Free-FIFO standard Project

    上传时间: 2013-12-12

    上传用户:天涯

  • 在网上找到的通用存储器vhdl代码库

    在网上找到的通用存储器vhdl代码库,觉得挺好用的。

    标签: vhdl 通用存储器 代码

    上传时间: 2014-08-25

    上传用户:dongbaobao

  • 通用存储器代码,一个典型的通用存储器的代码,希望对大家有所帮助

    通用存储器代码,一个典型的通用存储器的代码,希望对大家有所帮助

    标签: 通用存储器 代码 典型

    上传时间: 2013-12-08

    上传用户:dragonhaixm

  • 该文件是采用通用IO口模拟I2C存储器通讯的,24LC256是低电压I2CEEPROM.

    该文件是采用通用IO口模拟I2C存储器通讯的,24LC256是低电压I2CEEPROM.

    标签: CEEPROM I2C 256 24

    上传时间: 2015-03-19

    上传用户:181992417

  • 用于通用I2C存储器的读写操作

    用于通用I2C存储器的读写操作,转载自大虾们的网站!

    标签: I2C 存储器 读写操作

    上传时间: 2013-12-19

    上传用户:362279997

  • 通用的AT24XX系列存储器驱动程序

    通用的AT24XX系列存储器驱动程序,AT2402,AT2404,AT2408,AT2416,AT2432通用,I2C总线方式

    标签: AT 24 XX 存储器

    上传时间: 2015-06-29

    上传用户:1966640071

  • 24系列存储器通用读写程序

    24系列存储器通用读写程序,非本人作品,仅共参考

    标签: 存储器 读写程序

    上传时间: 2015-09-13

    上传用户:BIBI

  •  本文提出一种通用的CRC 并行计算原理及实现方法,适于不同的CRC 生成多项式和不同并行度(如8 位、16 位、及32 位等) ,与目前已采用的查表法比较,不需要存放余数表的高速存储器,减少了时延

     本文提出一种通用的CRC 并行计算原理及实现方法,适于不同的CRC 生成多项式和不同并行度(如8 位、16 位、及32 位等) ,与目前已采用的查表法比较,不需要存放余数表的高速存储器,减少了时延,且可通过增加并 行度来降低高速数传系统的CRC 运算时钟频率.

    标签: CRC 并行计算 实现方法 多项式

    上传时间: 2017-08-02

    上传用户:wang0123456789

  • 基于FPGA的通用实时信号处理系统的硬件设计与实现.rar

    近年来,以FPGA为代表的数字系统现场集成技术取得了快速的发展,FPGA不但解决了信号处理系统小型化、低功耗、高可靠性等问题,而且基于大规模FPGA单片系统的片上可编程系统(SOPC)的灵活设计方式使其越来越多的取代ASIC的市场。传统的通用信号处理系统使用DSP作为处理核心,系统的可重构型不强,FPGA解决了这一问题,并且现有的FPGA中,多数已集成DSP模块,结合FPGA较强的信号并行处理特性使其与DSP信号处理能力差距很小。因此,FPGA作为处理核心的通用信号处理系统具有很强的可实施性。 @@ 基于上述要求,作者设计和完成了一个基于多FPGA的通用实时信号处理系统。该系统采用4片XC3SD1800A作为处理核心,使用DDR2 SDRAM高速存储实时数据。作者通过全面的分析,设计了核心板、底板和应用板分离系统架构。该平台能够根据实际需求进行灵活的搭配,核心板之间的数据传输采用了LVDS(低电压差分信号)技术,从而使得数据能够稳定的以非常高的速率进行传输。 @@ 本系统属于高速数字电路的设计范畴,因此必须重视信号完整性的设计与分析问题,作者根据高速电路的设计惯例和软件辅助设计的方法,在分析和论证了阻抗控制、PCB堆叠、PCB布局布线等约束的基础上,顺利地完成了PCB绘制与调试工作。 @@ 作为系统设计的重要环节,作者还在文中研究了在系统设计过程中出现的电源完整性问题,并给出了解决办法。 @@ LVDS高速数据通道接口和DDR2存储器接口设计决定本系统的使用性能,本文基于所选的FPGA芯片进行了详细的阐述和验证。并结合系统的核心板和底板,完成了应用板,视频图像采集、USB、音频、LCD和LED矩阵模块显示等接口的设计工作,对其中的部分接口进行了逻辑验证。 @@ 经过测试,该通用的信号处理平台具有实时性好、通用性强、可扩展和可重构等特点,能够满足当前一些信号处理系统对高速、实时处理的要求,可以广泛应用于实时信号处理领域。通过本平台的研究和开发工作,为进一步研究和设计通用、实时信号处理系统打下了坚实的基础。 @@关键词:通用实时信号处理;FPGA;信号完整性;DDR2;LVDS

    标签: FPGA 实时信号 处理系统

    上传时间: 2013-05-27

    上传用户:qiaoyue

  • 采用EEPROM工艺设计通用阵列逻辑器件

    采用EEPROM 工艺设计通用阵列逻辑器件 ——遇到的问题与解决方案 深圳市国微电子股份有限公司 裴国旭 电可擦除只读存储器(EEPROM)工艺可广泛运用于各种消费产品中,像微控制器、 无线电话、数字信号处理器、无线通讯设备以及诸如专用芯片设计等诸多应用设备中。0.18μmEEPROM 智能模块平台可广泛应用于快速增长的IC 卡市场,如手机SIM 卡、借记卡、信用卡、身份证、智能卡、USB 钥匙以及其他需要安全认证或需时常更新和编写资料的应用设备中。

    标签: EEPROM 工艺设计 阵列 逻辑器件

    上传时间: 2013-11-10

    上传用户:baba