虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

通信研究

  • 基于ARM平台的家庭无线通信网络的设计与实现

    近年来,随着计算机技术及网络通信技术的发展,在家庭中实现生活的现代化、安全化,提高居住环境等要求,使家庭设备智能化成为未来生活发展的趋势。 本文提出以嵌入式计算机为主控设备,将家庭网络中主要的电器设备和服务系统通过蓝牙技术构建一个家庭局域网络,同时把GPRS远程通信技术加入到智能家居系统中,不仅解决了在家庭内部复杂的布线问题,而且使用户能够在远程控制家庭中的各种服务设备。 本文介绍了课题研究的背景和意义,分析了智能家居系统的发展现状和趋势,讨论了嵌入式计算机系统和无线网络技术相结合在智能家居系统中的应用情况。论文阐述了家庭无线网络控制系统的设计思想和实现方法。 系统选择S3C2410处理器为家庭无线控制器的主控制芯片,GPRS SIM300为远程控制芯片,蓝牙无线收发模块101 007为控制各个家用电器的通信模块。并设计了各模块间的接口电路。系统完成了Windows CE在嵌入式S3C2410处理器上BSP的定制与开发,着重分析了系统启动的过程,并成功实现了Windows CE在S3C2410上的移植。通过对家庭内部局域网络协议蓝牙协议和外部移动网络GPRS的分析,在Windows CE上实现了蓝牙主机控制器HCI协议和GPRS通信程序,完成了采用GPRS无线通信模块与蓝牙通信模块相结合,实现对设备的监控。

    标签: ARM 无线通信网络

    上传时间: 2013-06-24

    上传用户:moerwang

  • 基于ARM平台的嵌入式流媒体播放技术的研究与应用

    随着嵌入式系统以及流媒体技术的快速发展,基于嵌入式系统实现可视电话、视频点播、视频会议等功能已经成为当前的热点研究领域。这样的系统通常具有小型化、低功耗、低成本、稳定可靠、便于携带等特点。 本文旨在研究流媒体以及嵌入式系统的相关技术,基于ARM9处理器平台实现一种基于嵌入式系统的流媒体播放器。该播放器的硬件平台以32位高性能ARM9处理器为核心进行规划,在此基础上,采用嵌入式Linux操作系统、MPEG-4视频解码技术和流媒体网络传输技术进行设计。 本文的主要贡献体现在以下六个方面: l、分析嵌入式流媒体播放器的功能需求和技术特点,对嵌入式流媒体播放器的总体实现方案进行设计。 2、研究嵌入式Linux系统设计方法,基于ARM处理器平台构建嵌入式Linux操作系统。这部分的工作包括嵌入式BootLoader的移植、Linux内核的配置与编译以及根文件系统的创建。 3、研究MPEG-4视频压缩标准,基于ARM-Linux系统平台移植MPEG-4视频解码器。 4、研究ARM体系结构以及基于ARM平台的嵌入式软件优化方法,对所移植的MPEG-4视频解码器进行平台相关优化。 5、研究视频通信中的错误隐藏技术,针对错误隐藏过程中传统边界匹配算法对边缘匹配的局限性,提出了一种改进的基于时域与空域平滑性的边界匹配算法。 6、研究流媒体网络传输的相关技术协议,基于RTSP/RTP/RTCP协议实现了一个基本的MPEG-4视频流实时传输系统。

    标签: ARM 嵌入式 流媒体 播放

    上传时间: 2013-05-16

    上传用户:a937518043

  • 基于ARM嵌入式的变电站综合自动化现地测控单元的研究

    随着国民经济和电力工业的飞速发展,使得对电力系统自动化和信息化水平的要求也越来越高。变电站系统作为电网的重要基本环节,其自动化水平的高低直接影响着电网安全稳定运行水平,于是变电站综合自动化系统得到了迅猛的发展和推广应用,成为衡量电力企业自动化水平的重要依据。而安全可靠的网络通信技术又是实现变电站综合自动化系统的根本保证。 变电站是输配电系统中的枢纽环节,它是电力系统的重要部分。而作为变电站综合自动化系统中的现地测控单元是其非常重要的组成部分,它的性能的优劣直接影响着变电站综合自动化系统整体的高效、安全的运行。 随着电压等级和电网复杂程度的提高,供电半径和输配电容量的加大,采用传统的变电站一次和二次设备已越来越难以同时满足:“降低变电站造价,提高变电站的安全和经济运行水平”这两方面的要求。为此,很有必要研制和开发以计算机技术为基础的各种电压等级的变电站综合自动化系统,以取代或更新传统的变电站二次设备。 本论文以变电站综合自动化系统现阶段的技术为参考,提出并研究了一种基于ARM内核的高性能的嵌入式微处理器和嵌入式实时操作系统的变电站综合自动化现地测控单元。文中从当前各种模式的变电站综合自动化系统结构出发,结合计算机技术发展的趋势,详细介绍了该现地测控单元的原理与构成及其特点;着重分析了以Samsung公司32位嵌入式微处理器S3C4510B为核心的嵌入式网络系统的软件硬件设计原理,给出了硬件原理图;对于该系统的关键技术:操作系统UC/OS-Ⅱ的移植、系统软件的设计等问题本文作了系统、细致的论述,并给出了相关的设计程序。 新型嵌入式智能变电站综合自动化现地测控单元提供了更快的通信速度以及更强的处理能力,它的应用必定会提高变电站综合自动化系统的通信能力,而且使变电站综合自动化系统的可靠性更高,经济性方面也具有更强的优势。

    标签: ARM 嵌入式 变电站 自动化

    上传时间: 2013-06-21

    上传用户:kijnh

  • G729A语音编解码算法研究及FPGA实现

    语音编码技术始终是语音研究的热点。语音编码作为多媒体通信中信息传输的一个重要环节,越来越受到广泛的重视。G729是由美国、法国、日本和加拿大的几家著名国际电信实体联合开发的,国际电信联盟(ITU-T)于1995年11月正式通过了G729。96年ITU-T又制定了G729的简化方案G729A,主要降低了计算的复杂度以便于实时实现。因其具有良好的合成语音质量、适中的复杂度、较低的时延等优点,G729A标准已被广泛应用在VOIP网关、IP电话中。 论文利用Altera公司的新一代可编程逻辑器件在数字信号处理领域的优势,对G729A语音编码中的线性预测(LP)滤波器系数提取的FPGA(现场可编程门阵列,Field Programmable Gate Array)实现进行了深入研究。论文首先对语音信号处理及其发展进行介绍,深入讨论了G729A语音编解码技术。第二,对Altera公司的Stratix系列可编程器件的内部结构进行了研究,分析了在QuartusII开发平台上进行FPGA设计的流程。第三,基于FPGA,对G729A编码系统的LP分析部分做了具体设计,其中包括自相关函数和杜宾(Durbin)递推两个主要功能模块,并对其工作过程进行了详细的分析。第四,针对系统所使用的除法运算都是商小于1的特点,设计并实现了一个系统专用的除法器模块。最后,在Altera FPGA目标芯片EP1S30F780C7上,对LP分析系统进行了验证,证明了方案的可行性。

    标签: G729A FPGA 语音编解码 算法研究

    上传时间: 2013-04-24

    上传用户:miaochun888

  • H264AVC的CAVLC编码算法研究及FPGA实现

    H.264/AVC是国际电信联盟与国际标准化组织/国际电工委员会联合推出的活动图像编码标准,简称H.264。作为最新的国际视频编码标准,H.264/AVC与MPEG-4、H.263等视频编码标准相比,性能有了很大的提高,并已在流媒体、数字电视、电话会议、视频存储等诸多领域得到广泛的应用。 本论文的研究课题是基于H.264/AVC视频编码标准的CAVLC(Context-based Adaptive Variable Length Coding,基于上下文的自适应可变长编码)编码算法研究及FPGA实现。对于变换后的熵编码,H.264/AVC支持两种编码模式:基于上下文的可变长编码(CAVLC)和基于上下文的自适应算术编码(CABAC,Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中,尽管CAVLC算法也是采用了VLC编码,但是同以往标准不同,它所有的编码都是基于上下文进行。这种方法比传统的查单一表的方法提高了编码效率,但也增加了设计上的困难。 作者在全面学习H.264/AVC协议和深入研究CAVLC编码算法的基础上,确定了并行编码的CAVLC编码器结构框图,并总结出了影响CAVLC编码器实现的瓶颈。针对这些瓶颈,对CAVLC编码器中的各个功能模块进行了优化设计,这些优化设计包括多参考块的表格预测法、快速查找表法、算术消除法等。最后,用Verilog硬件描述语言对所设计的CAVLC编码器进行了描述,用EDA软件对其主要功能模块进行了仿真,并在Cyclone II系列EP2C20F484的FPGA上验证了它们的功能。结果表明,该CAVLC编码器各编码单元的编码速度得到了显著提高且均能满足实时通信要求,为整个CAVLC编码器的实时通信提供了良好的基础。

    标签: CAVLC H264 FPGA 264

    上传时间: 2013-06-04

    上传用户:libenshu01

  • LDPC码编码器FPGA实现研究

    LDPC(低密度奇偶校验码)编码是提高通信质量和数据传输速率的关键技术。LDPC码应用于实际通信系统是本课题的研究重点。实际通信要求在LDPC码长尽量短、码率尽量高及硬件可实现的前提下,结合连续相位MSK调制,满足归一化信噪比SNR=2dB时,系统误码率低于10-4。根据课题背景,本文主要研究基于FPGA的LDPC编码器设计与实现。 LDPC码的编码复杂度往往与其帧长的平方成正比,编码复杂度大,成为编码硬件实现的一个障碍;论文针对实际系统的预期指标,通过对多种矩阵构造算法的预选方案及影响LDPC码性能参数仿真分析,基于1/2码率,1024和2048两种帧长,设计了三种编码器的备选方案,分别为直接下三角编码器,串行准循环编码器和二阶准循环编码器。 对于每种编码器,分别设计了其整体结构,并对每种编码器的功能模块进行深入研究,设计完成后利用第3方软件MODELSIM对编码器进行了时序仿真;根据时序仿真结果和综合报告对三种编码方案进行比较,最终选择串行准循环编码器作为硬件实现的编码方案。 最后,在FPGA中硬件实现了串行准循环编码器并对其进行测试,利用MATLAB仿真程序和串口通信工具最终验证了这种编码器的正确性和硬件可实现性。

    标签: LDPC FPGA 编码器 实现研究

    上传时间: 2013-08-02

    上传用户:林鱼2016

  • LDPC码译码器FPGA实现研究

    LDPC码以其接近Shannon极限的优异性能在编码界引起了轰动,成为研究的热点。随着研究的不断深入和技术的发展,目前,LDPC码已经被多个通信系统定为信道编码方案,并被应用到第二代数字视频广播卫星(DVB—S2)通信系统中。由于LDPC码译码过程中所涉及的数据量庞大,译码时序控制复杂,如何实现LDPC码译码器成为了人们研究的重点。 论文以基于FPGA实现LDPC码译码器为研究目标,主要对译码算法选择、译码数据量化、定点数据表示方式、译码算法关键运算单元的FPGA设计和译码的时序控制进行了深入研究。首先分析了LDPC码的基本译码原理和常用译码算法。然后重点分析了BP算法、Log-BP算法、最小和算法和归一化最小和算法,并对四种译码算法的纠错性能和译码复杂度进行比较论证,选出适合硬件实现的译码方案。结合通信系统,对译码算法进行仿真分析,确定了译码算法的各个参数值和译码量化方案。 在系统仿真分析论证的基础之上,以归一化最小和译码算法为理论方案,利用硬件描述语言编写译码功能模块,并基于FPGA实现了固定译码长度的LDPC码译码器,利用MATLAB和Modelsim分别对译码器进行了功能验证和时序验证,最后模拟通信系统完成了译码器的硬件测试。

    标签: LDPC FPGA 译码器 实现研究

    上传时间: 2013-04-24

    上传用户:1234567890qqq

  • OFDMMIMO系统接收机关键技术研究与FPGA实现

    近年来,移动通信技术在全球范围内得到了迅猛的发展及应用,各种全新的无线通信概念层出不穷、各种新的体制及其关键技术日新月异。由于正交频分复用(OFDM)技术可以高效地利用频谱资源并有效地对抗频率选择性衰落,多入多出(MIMO)利用多个天线实现多发多收,在不增加带宽和发送功率的情况下,可以成倍提高信道容量,因此OFDM-MIMO技术被广泛认为是后三代通信系统(B3G)的关键技术,是当今移动通信领域研究的热点。 本文对OFDM-MIMO通信系统接收机的关键技术--数字下变频,OFDM同步、解调进行了相关研究,在多天线接收板的XC2VP70-5FF1704芯片上,完成了数字下变频,OFDM同步和解调的FPGA设计与实现。通过功能仿真、时序仿真、板级电路测试,验证了该设计的正确性。 本文首先介绍了OFDM基本原理以其特点,然后对同步技术和数字下变频技术作了相应的介绍。同步是OFDM系统设计中的一项关键技术,即是针对系统中存在的时间偏差、频率偏差进行定时恢复、频偏的估计与补偿,来减少各种同步偏差对系统性能的影响。数字下变频是软件无线电的核心技术之一,其基本功能是从高速中频数字信号中提取所需的窄带信号,将其下变频为基带信号,降低数据率,以供后续DSP器件作进一步处理。 在数字下变频器的设计和实现方面,本文先介绍了数字下变频器的原理和基本结构,然后根据系统要求对其进行了设计,并在实现上作了一些简化,节约了硬件资源。 在对时间同步的设计和实现方面,本文采用了利用PN序列进行时间同步的算法。在实现上根据系统实际情况将数据分为四路分别与本地PN码做滑动相关运算,更有效的利用了同步数据,达到了更好的同步性能。 在OFDM的频率同步的设计和实现方面,本文采用重复的PN码两两相关来估计频偏值,并联合一个二阶负反馈环路进行补偿。该算法利用环路自身噪声带宽抑制噪声,提高频率估计精度,并同时利用负反馈扩大频偏估计范围。本文在对算法的详细研究分析的基础上对其进行了FPGA设计与实现。

    标签: OFDMMIMO FPGA 接收机

    上传时间: 2013-04-24

    上传用户:heminhao

  • 嵌入式调试系统的研究与实现

    近年来,随着计算机、微电子、通信及网络技术、信息技术的发展、数字化产品的普及,嵌入式系统渗透到了各个领域,已经成为计算机领域的一个重要组成部分,成为新兴的研究热点,嵌入式软件也在整个软件产业中占据了重要地位。一个好的调试工具对软件产品质量和开发周期的促进作用是不言而喻的,使得嵌入式调试工具成为了人们关注的重点。目前使用集成开发环境配合JTAG调试器进行开发是目前采用最多的一种嵌入式软件开发调试方式。国内在JTAG调试器开发领域中相对落后,普遍采用的是国外的工具产品。因此开发功能强大的嵌入式调试系统具有重要的实际意义。 当前嵌入式系统中尤其流行和值得关注的是ARM系列的嵌入式处理器。为此本课题的目标就是设计并实现一个应用于ARM平台的JTAG调试系统。GDB是一个源码开放的功能强大的调试器,可以调试各种程序,包括 C、C++、JAvA、PASCAL、FORAN和一些其它的语言,还包括GNU所支持的所有微处理器的汇编语言。此外GDB同目标板交换信息的能力相当强,胜过绝大多数的商业调试内核,因此使用GDB不仅能够保证强大的调试功能,同时可以降低调试系统的开发成本。为此本课题在对边界扫描协议、ARM7TDMI片上仿真器Embedded-ICE和GDB远程调试协议RSP做了深入研究的基础上,实现了GDB调试器对嵌入式JTAG调试的支持。此外设计中还把可重够计算技术引入到硬件JTAG协议转换器的开发设计中,使调试器硬件资源可复用、易于升级,并大大提高了数据的传输速度。从而实现了一个低成本的、高效的、支持源代码级调试的JTAG调试系统。

    标签: 嵌入式 调试系统

    上传时间: 2013-08-04

    上传用户:huangld

  • 基于FPGA的GSM系统信道编码技术研究

    本论文是以GSM基站系统为对象研究了软件无线电思想在移动通信中应用的可行性,通过构造一个具有开放性、标准化、模块化的通用硬件平台,用软件来完成各种功能。 本文首先从整体上介绍了GSM移动通信系统及其实现过程,通过大量的Matlab仿真详细论述了GSM蜂窝通信系统中的语音编码、信道编码、交织、加密、调制等技术。 其次,文中介绍了GSM信道编码规则,其中重点阐述了CRC、卷积码和交织码的基本原理和算法实现,并完成了三者编码译码的软件设计,采用FPGA技术实现并验证了设计的正确性。 最后,对GMSK调制和解调的原理及特点进行论述,并提出了软件实现的可行性方案,为下一步的软件设计打下了坚实的基础。硬件试验平台是软件实现的基础,因此,文中进行了详细的分析与设计,并给出了部分电路设计图,对相关课题的研究具有一定的指导意义和参考价值。

    标签: FPGA GSM 信道编码

    上传时间: 2013-07-11

    上传用户:plsee