USB2.0 摄像头微处理器支持高速USB2.0 接口，内嵌强劲的图像后处理单元，JPEG 高速编译码器，支持高达200 万像素的CMOS 传感器接口和CCD 传感器接口，处理器设计的产品可以实现独特的运动监测功能与脸部追踪功能，这不仅大大加强了显示效果，提高了画面的品质，更拓展了PC 摄像头的应用领域，如增强的实时视频聊天功能和门禁监测系统。关键词：USB2.0，微控制器，硬件设计1．引言USB2.0 摄像头微处理器支持高速USB2.0 接口，内嵌强劲的图像后处理单元，JPEG 高速编译码器，支持高达200 万像素的CMOS 传感器接口和CCD 传感器接口，处理器设计的产品可以实现独特的运动监测功能与脸部追踪功能，这不仅大大加强了显示效果，提高了画面的品质，更拓展了PC 摄像头的应用领域，如增强的实时视频聊天功能和门禁监测系统。主要功能：USB2.0 高速传输并兼容USB1.1；高速图像后处理单元；JPEG 高速编译码器；VGA 下30 帧／秒高速传输；CMOS／CCD 接口；内置8 比特微控制器。不仪具备以上的先进特性，还拥有以下多种可扩展性：多个GPIO 接口为增加连拍、LED 指示灯、快捷键等功能提供了无限可能；USB2.0 兼容USB1.1，为摄像头的广泛的使用增加了保障；支持多种操作系统，如64-bit Window，Windows XP，Linux，Mac，VxWorks,WinCE等等。以下就是对USB2.0 摄像头微处理器的硬件设计方法及外围电路分布的介绍。2．系统硬件设计2.1 振荡器USB2.0 摄像头微处理器的钟频是12MHz，外部时钟频率稳定性必须小于±50ppm。图1 是振荡器电路的设计参考图。
上传时间： 2014-01-16
上传用户：dumplin9
基于变频调速的水平连铸机拉坯辊速度控制系统Frequency Inverter Based Drawing RollerS peedC ontrolSy stem ofHorizontal Continuous Casting MachineA 伟刘冲旅巴(南 华 大 学电气工程学院，衡阳421001)摘要拉坯辊速度控制是水平连铸工艺的关键技术之一，采用变频器实现水平连铸机拉坯辊速度程序控制，由信号发生装置给变频器提供程控信号。现场应用表明该控制系统速度响应快，控制精度高，满足了水平连铸生产的需要。关键词水平连铸拉坯辊速度程序控制变频器Absh'act Speedc ontorlof dr awingor leris on eo fth ek eyte chnologiesfo rho rizontalco ntinuousca stingm achine.Fo rth ispu rpose,fr equencyco nverterisad optedfo rdr awingor lersp eedp rogrammablec ontorlof ho rizontalco ntinuousca stingm achine,th ep rogrammableco ntorlsi gnalto fr equencyc onverteris provided场a signal generator. The results of application show that the response of system is rapid and the control accuracy is high enough to meet thedemand of production of horizontal continuous casting.Keywords Horizontalco ntinuousc asting Drawingor ler Speedp rogrammablec ontrol Ferquencyin verter 随着 现 代 化工业生产对钢材需求量的日益增加，连铸生产能力已经成为衡量一个国家冶金工业发展水平的重要指标之一。近十几年来，水平连铸由于具有投资少、铸坯直、见效快等多方面的优点，国内许多钢铁企业利用水平连铸机来浇铸特种合金钢，发挥了其独特的优势并取得了较好的经济效益〔1,2)0采用 水 平 连铸机浇铸特种合金钢时，由于拉坯机是水平连铸系统中的关键设备之一，拉坯机及其控制性能的好坏直接影响着连铸坯的质量，因此，连铸的拉坯技术便成为整个水平连铸技术的核心。由于钢的冶炼过程是在高温下进行的，钢水温度的变化又容易影响铸坯的质量和成材率，因此，如何能在高温环境下控制好与铸坯速度相关的参数(拉、推程量，中停时间和拉坯频率等)对于确保连铸作业的进一步高效化，延长系统的连续作业时间十分关键。因此，拉坯辊速度控制技术是连铸生产过程控制领域中的关键技术之- [31
上传时间： 2013-10-12
上传用户：gxy670166755
RS-232-C 是PC 机常用的串行接口,由于信号电平值较高,易损坏接口电路的芯片,与TTL电平不兼容故需使用电平转换电路方能与TTL 电路连接。本产品(转接器),可以实现任意电平下(0.8~15)的UART串行接口到RS-232-C/E接口的无源电平转接, 使用非常方便可靠。 什么是RS-232-C 接口？采用RS-232-C 接口有何特点？传输电缆长度如何考虑？答： 计算机与计算机或计算机与终端之间的数据传送可以采用串行通讯和并行通讯二种方式。由于串行通讯方式具有使用线路少、成本低，特别是在远程传输时，避免了多条线路特性的不一致而被广泛采用。 在串行通讯时，要求通讯双方都采用一个标准接口，使不同 的设备可以方便地连接起来进行通讯。 RS-232-C接口（又称 EIA RS-232-C）是目前最常用的一种串行通讯接口。它是在1970 年由美国电子工业协会（EIA）联合贝尔系统、 调制解调器厂家及计算机终端生产厂家共同制定的用于串行通讯的标准。它的全名是“数据终端设备（DTE）和数据通讯设备（DCE）之间串行二进制数据交换接口技术标准”该标准规定采用一个25 个脚的 DB25 连接器，对连接器的每个引脚的信号内容加以规定，还对各种信号的电平加以规定。(1) 接口的信号内容实际上RS-232-C 的25 条引线中有许多是很少使用的，在计算机与终端通讯中一般只使用3-9 条引线。(2) 接口的电气特性 在RS-232-C 中任何一条信号线的电压均为负逻辑关系。即：逻辑“1”，-5— -15V；逻辑“0” +5— +15V 。噪声容限为2V。即 要求接收器能识别低至+3V 的信号作为逻辑“0”，高到-3V的信号 作为逻辑“1”(3) 接口的物理结构 RS-232-C 接口连接器一般使用型号为DB-25 的25 芯插头座,通常插头在DCE 端,插座在DTE端. 一些设备与PC 机连接的RS-232-C 接口,因为不使用对方的传送控制信号,只需三条接口线,即“发送数据”、“接收数据”和“信号地”。所以采用DB-9 的9 芯插头座，传输线采用屏蔽双绞线。(4) 传输电缆长度由RS-232C 标准规定在码元畸变小于4%的情况下，传输电缆长度应为50 英尺，其实这个4%的码元畸变是很保守的，在实际应用中，约有99%的用户是按码元畸变10-20%的范围工作的，所以实际使用中最大距离会远超过50 英尺，美国DEC 公司曾规定允许码元畸变为10%而得出附表2 的实验结果。其中1 号电缆为屏蔽电缆，型号为DECP.NO.9107723 内有三对双绞线，每对由22# AWG 组成，其外覆以屏蔽网。2 号电缆为不带屏蔽的电缆。 2. 什么是RS-485 接口？它比RS-232-C 接口相比有何特点？答： 由于RS-232-C 接口标准出现较早，难免有不足之处，主要有以下四点：（1） 接口的信号电平值较高，易损坏接口电路的芯片，又因为与TTL 电平不兼容故需使用电平转换电路方能与TTL 电路连接。（2） 传输速率较低，在异步传输时，波特率为20Kbps。（3） 接口使用一根信号线和一根信号返回线而构成共地的传输形式， 这种共地传输容易产生共模干扰，所以抗噪声干扰性弱。（4） 传输距离有限，最大传输距离标准值为50 英尺，实际上也只能 用在50 米左右。针对RS-232-C 的不足，于是就不断出现了一些新的接口标准，RS-485 就是其中之一，它具有以下特点：1. RS-485 的电气特性：逻辑“1”以两线间的电压差为+（2—6） V 表示；逻辑“0”以两线间的电压差为-（2—6）V 表示。接口信号电平比RS-232-C 降低了，就不易损坏接口电路的芯片， 且该电平与TTL 电平兼容，可方便与TTL 电路连接。2. RS-485 的数据最高传输速率为10Mbps3. RS-485 接口是采用平衡驱动器和差分接收器的组合，抗共模干能力增强，即抗噪声干扰性好。4. RS-485 接口的最大传输距离标准值为4000 英尺，实际上可达 3000 米，另外RS-232-C接口在总线上只允许连接1 个收发器， 即单站能力。而RS-485 接口在总线上是允许连接多达128 个收发器。即具有多站能力,这样用户可以利用单一的RS-485 接口方便地建立起设备网络。因RS-485 接口具有良好的抗噪声干扰性，长的传输距离和多站能力等上述优点就使其成为首选的串行接口。 因为RS485 接口组成的半双工网络，一般只需二根连线，所以RS485接口均采用屏蔽双绞线传输。 RS485 接口连接器采用DB-9 的9 芯插头座，与智能终端RS485接口采用DB-9（孔），与键盘连接的键盘接口RS485 采用DB-9（针）。3. 采用RS485 接口时，传输电缆的长度如何考虑？答： 在使用RS485 接口时，对于特定的传输线经，从发生器到负载其数据信号传输所允许的最大电缆长度是数据信号速率的函数，这个 长度数据主要是受信号失真及噪声等影响所限制。下图所示的最大电缆长度与信号速率的关系曲线是使用24AWG 铜芯双绞电话电缆（线 径为0.51mm），线间旁路电容为52.5PF/M，终端负载电阻为100 欧 时所得出。（曲线引自GB11014-89 附录A）。由图中可知，当数据信 号速率降低到90Kbit/S 以下时，假定最大允许的信号损失为6dBV 时， 则电缆长度被限制在1200M。实际上，图中的曲线是很保守的，在实 用时是完全可以取得比它大的电缆长度。 当使用不同线径的电缆。则取得的最大电缆长度是不相同的。例 如：当数据信号速率为600Kbit/S 时，采用24AWG 电缆，由图可知最 大电缆长度是200m，若采用19AWG 电缆（线径为0。91mm）则电缆长 度将可以大于200m； 若采用28AWG 电缆（线径为0。32mm）则电缆 长度只能小于200m。
上传时间： 2013-10-11
上传用户：时代电子小智
1 概述由于在某些通讯设计应用中，需要扩展更多的串口数量，比如车床监控、纺织仪器检测和网状连接的数据采集等应用。为此成都国腾微电子有限公司推出的GM814x 可以满足多个同类产品的并联扩展，并且能简单的实现电路连接和程序控制，主MCU 可以识别数据的来源和指定和某个GM814x 通信。2 应用说明2.1 CS 与SPI 的数据通信GM814x 的CS（片选）引脚可用于控制SPI 总线时钟有效性，CS 低电平有效，内部下拉。CS 有效时，允许芯片的时钟接收和数据收发；无效时，SCLK、DIN 和DOUT 均为高阻状态，GM814x 不响应SPI 上的数据收发，但能正常收发子串口数据和产生相应中断。2.2 应用建议当使用GM814x 的应用需要扩展4 个以上的串口数量时，就需要使用2 片以上的GM814x。扩展的方式也有多种。方式一：将多个GM814x 的SPI 接口接在主MCU 的SPI 总线上，然后将所有GM814x 的中断进行线与后连接到MCU 的IRQ 上，同时将各GM814x 的IRQ 输出又连接到MCU的IO，以便MCU响应中断后检测是具体哪一个GM814x 输出的中断，然后再拉低对应的CS，拉高其它GM814x的CS，并执行通信操作。方式二：如果扩展的GM814x 数量较多，采用上述扩展方式可能会占用MCU较多的IO 资源，则可以将GM814x 的中断输出连接到具有OC 输出的与门芯片上，再输出到MCU 的中断输入。同时又将所有的GM814x 的中断输出进行编码输入到MCU，以供其判断产生中断的是哪一个GM814x。方式三：将所有GM814x 的中断输出连接到优先编码器进行编码输出，同时编码器也能输出低电平信号给MCU 作为中断响应。MCU 检测编码数据以获知产生中断的GM814x，然后进行数据通信处理。这种方式电路最简单，占用MCU 的IO 资源也最少。 举例：使用MCS51 单片机扩展8 片GM814x。本电路中，采用了上述提到的第三种扩展方式。通过普通的MCS51 单片机扩展最多8 片GM814x，可扩展最多32 个标准串口。为了节省MCU的IO 资源，电路中增加了一片8-3 线优先编码器74LS348 和一片3-8 线译码器74HC138。8 片GM814x 的IRQ 中断通过一片74LS348 输出中断源向量，同时产生GS 低电平信号到MCS51 的外部中断0 上，MCS51 响应中断后，可查询A0~A2 的值确定产生中断的GM814x，然后MCU 使能74HC138，输出对应的ABC 信号选中产生IRQ 信号的GM814x，再进行SPI 总线上的数据通信。 示例程序：本示例程序使用C 语言描述，仅供参考。 由于74LS348 是优先编码器，多个中断同时产生的时候，74LS348 的编码只会指示输入编号上最高的IRQ，MCU 无法直接获知是否其它的GM814x 也产生了中断。同时GM814x 在自己的中断申请后，数据传输到第8bit 时会自动清除，所以数据接收完后如果MCU 的中断引脚仍然为低，则表示还有其它GM814x 的中断申请，故必须在处理完当前中断后继续查询新的中断向量。这就是上述示例程序中while 循环的目的。 以上应用建议仅供设计者参考，不代表最终实现方式，更可靠和实际的实现方式可由设计者根据自己的实际情况确定。l 示例中的数据、参数和标志字命名不代表实际产品的特性，请参考实际产品的数据手册来获取你所需要的数据。
上传时间： 2013-10-26
上传用户：suicoe
自制89C51单片机实验电路板 学习单片机离不开实验，以往单片机的实验往往依赖于仿真机和单片机学习系统，价格昂贵，初学者很难配备。近年来，随着FLASH型单片机的广泛应用，采用软件模拟加写片验证成为一种经济实用的实验方法，以AT89C51单片机为例，其价格不足￥10RMB，而擦、写次数可以有1000次，一块芯片即可做上千次的实验。目前，流行的单片机开发软件Keil可以免费获得用于学习的EVAL版；编程器价格并不昂贵，专门用于写89C51类芯片的编程器价格更低廉（不足百元），而且编程器也是以后开发单片机所必备的工具；相比之下，用于实验的电路板制作比较麻烦，用万用板搭接，只能做些很简单的电路，稍复杂的电路一般要用到双面板，而业余条件下是很难自制双面板的，而且实验电路板主要是用于学习，学完了，也就没有什么使用价值了，所以很多人希望能够廉价地获得。作者在多年单片机教学（包括从事网络教学）的基础上，开发了一块有较多功能但使用单面板的单片机实验板，适于业余爱好者自制。这块实验板采用89C51为主芯片，板上安装了5位数码管，8个发光二极管，四个按钮开关，一个简单的音响电路，一个用于计数实验的振荡器，At24CXXX类芯片插座，X5045芯片插座，RS232串行接口等。使用这块实验板可以进行流水灯、人机界面程序设计、音响、中断、计数器等基本编程练习，还可以学习I2C接口芯片使用、SPI接口芯片使用、与PC机进行串行通讯等目前较为流行的技术。图1是该实验板的电路原理图，从图中可以看出，该实验板由若干块集成电路和一些阻容元件等组成，下面我们就分别介绍。1、发光二极管接口主芯片（U1）的P1端口接了8个发光二极管，这些发光二极管的负极接到P1端口各引脚，而正极则通过一个排电阻（标号为JP4，阻值为470殴）接到正电源端，这样，这些发光二极管亮的条件就U1的P1口相引的引脚为低电平，即如果P1口某引脚输出为0，相应的灯亮，如果输出为1，相应的灯灭。例：MOV P1，#0FH该行程序将使发光二极管L1-L4熄灭，而L5-L8点亮。2、数码管接口U1的P0口和P2口的部份引脚构成了5位LED数码管驱动电路，这里LED数码管采用了共阳型，共阳型数码管的笔段（即对应abcdefgh）引脚是二极管的负极，所有二极管的正极连在一起，构成公共端，即片选端，对于这种数码管的驱动，要求在片选端提供电流，为此，使用了PNP型三极管作为片选端的驱动，共使用5只三极管，所有三极管的发射极连在一起，接到正电源端，它们的基极则分别连到P2.0⋯P2.4，这样，当P2.0⋯P2.4中某引脚输出是高电平时，三极管不导通，不能给相应位的数码管供电，该位数码管的所有笔段都不亮，反之，如果某引脚是低电平时，三极管导通，可以给相应的数码管供电，该位数码管是否点亮，点亮哪些笔段，取决于这些笔段引脚是高或低电平。从图图1 共阳型数LED显示器.....
上传时间： 2013-11-14
上传用户：dingdingcandy
结合坐标采集和处理在新型激光光幕靶中的应用，针对传统激光光幕靶处理器I/O紧缺、处理速度慢、存在错报、漏报，无法测试子弹连发坐标等问题，提出了一种以FPGA为核心的坐标采集和处理系统的设计方法。设计中采用了自顶向下的设计方法，将该系统依据逻辑功能划分为3个模块，并在ISE 14.1和Modelsim中进行设计、编译、仿真，最后的仿真结果表明该系统能够很好地采集到子弹的坐标。
上传时间： 2013-12-19
上传用户：haoxiyizhong
HDB3(High Density Bipolar三阶高密度双极性)码是在AMI码的基础上改进的一种双极性归零码，它除具有AMI码功率谱中无直流分量，可进行差错自检等优点外，还克服了AMI码当信息中出现连“0”码时定时提取困难的缺点，而且HDB3码频谱能量主要集中在基波频率以下，占用频带较窄，是ITU-TG.703推荐的PCM基群、二次群和三次群的数字传输接口码型,因此HDB3码的编解码就显得极为重要了[1]。目前，HDB3码主要由专用集成电路及相应匹配的外围中小规模集成芯片来实现，但集成程度不高，特别是位同步提取非常复杂，不易实现。随着可编程器件的发展，这一难题得到了很好地解决。
上传时间： 2013-11-21
上传用户：sy_jiadeyi
FPGA 设计不再像过去一样只是作为“胶连逻辑 (Gluelogic)”了，由于其复杂度逐年增加，通常还会集成极富挑战性的 IP 核，如 PCI Express® 核等。新型设计中的复杂模块即便不作任何改变也会在满足 QoR(qualityof-result) 要求方面遇到一些困难。保留这些模块的时序非常耗时，既让人感到头疼，往往还徒劳无功。设计保存流程可以帮助客户解决这一难题，既可以让他们满足设计中关键模块的时序要求，又能在今后重用实现的结果，从而显著减少时序收敛过程中的运行次数。
上传时间： 2013-11-04
上传用户：hui626493
随着HDL Hardware Description Language 硬件描述语言语言综合工具及其它相关工具的推广使广大设计工程师从以往烦琐的画原理图连线等工作解脱开来能够将工作重心转移到功能实现上极大地提高了工作效率任何事务都是一分为二的有利就有弊我们发现现在越来越多的工程师不关心自己的电路实现形式以为我只要将功能描述正确其它事情交给工具就行了在这种思想影响下工程师在用HDL语言描述电路时脑袋里没有任何电路概念或者非常模糊也不清楚自己写的代码综合出来之后是什么样子映射到芯片中又会是什么样子有没有充分利用到FPGA的一些特殊资源遇到问题立刻想到的是换速度更快容量更大的FPGA器件导致物料成本上升更为要命的是由于不了解器件结构更不了解与器件结构紧密相关的设计技巧过分依赖综合等工具工具不行自己也就束手无策导致问题迟迟不能解决从而严重影响开发周期导致开发成本急剧上升 目前我们的设计规模越来越庞大动辄上百万门几百万门的电路屡见不鲜同时我们所采用的器件工艺越来越先进已经步入深亚微米时代而在对待深亚微米的器件上我们的设计方法将不可避免地发生变化要更多地关注以前很少关注的线延时我相信ASIC设计以后也会如此此时如果我们不在设计方法设计技巧上有所提高是无法面对这些庞大的基于深亚微米技术的电路设计而且现在的竞争越来越激励从节约公司成本角度出 也要求我们尽可能在比较小的器件里完成比较多的功能 本文从澄清一些错误认识开始从FPGA器件结构出发以速度路径延时大小和面积资源占用率为主题描述在FPGA设计过程中应当注意的问题和可以采用的设计技巧本文对读者的技能基本要求是熟悉数字电路基本知识如加法器计数器RAM等熟悉基本的同步电路设计方法熟悉HDL语言对FPGA的结构有所了解对FPGA设计流程比较了解
上传时间： 2013-11-06
上传用户：asdfasdfd
我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB)，分立器件选用8片MT47H512M8。设计目标：当客户使用内存条时，8片分立器件不焊接；当使用直接贴片分立内存颗粒时，SODIMM内存条不安装。请问专家：1、在设计中，先用Xilinx MIG工具生成DDR2的Core后，管脚约束文件是否还可更改？若能更改，则必须要满足什么条件下更改？生成的约束文件中，ADDR，data之间是否能调换？ 2、对DDR2数据、地址和控制线路的匹配要注意些什么？通过两只100欧的电阻分别连接到1.8V和GND进行匹配 和 通过一只49.9欧的电阻连接到0.9V进行匹配，哪种匹配方式更好？ 3、V4中，PCB LayOut时，DDR2线路阻抗单端为50欧，差分为100欧？Hyperlynx仿真时，那些参数必须要达到那些指标DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM内存条，能否降速使用？比如降速到DDR2-400或更低频率使用？ 5、板卡上有SODIMM的插座，又有8片内存颗粒，则物理上两部分是连在一起的，若实际使用时，只安装内存条或只安装8片内存颗粒，是否会造成信号完成性的影响？若有影响，如何控制？ 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用，构成一个(max:8GB)的DDR2单元？若能，则布线阻抗和FPGA的DCI如何控制？地址和控制线的TOP图应该怎样？ 7、DDR2和FPGA（VREF pin）的参考电压0.9V的实际工作电流有多大？工作时候，DDR2芯片是否很烫，一般如何考虑散热？ 8、由于多层板叠层的问题，可能顶层和中间层的铜箔不一样后，中间的夹层后度不一样时，也可能造成阻抗的不同。请教DDR2-667的SODIMM在8层板上的推进叠层？
上传时间： 2013-10-12
上传用户：han_zh
