虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

连接电路

  • 凌阳单片机SPR4096存储扩展电路原理图

    凌阳单片机SPR4096存储扩展电路原理图,连接图(PDF格式)及读写程序源代码。

    标签: 4096 SPR 凌阳单片机 存储

    上传时间: 2013-12-17

    上传用户:waizhang

  • 这是我们设计的一个LCD显示的电路原理图和PCB图

    这是我们设计的一个LCD显示的电路原理图和PCB图,已经调试通过了,可以和很多单片机系统进行连接。

    标签: LCD PCB 电路原理图

    上传时间: 2015-08-27

    上传用户:fanboynet

  • 1.1 一般说明 IMP705/706/707/708和IMP813L等CMOS监控电路能监控电源及电池电压和μP/μC的工作状况。当电源电 压降至4.65V以下(IMP705/707/813L)

    1.1 一般说明 IMP705/706/707/708和IMP813L等CMOS监控电路能监控电源及电池电压和μP/μC的工作状况。当电源电 压降至4.65V以下(IMP705/707/813L)或4.40V以下(IMP706/708)时,即产生复位。 该系列产品能提供多种功能。每个器件在上电、掉电期间及在电压降低的情况下可产生一个复位信号。 此外,IMP705/706/813L带有一个1.6秒的看门狗定时器。IMP707/708虽然无看门狗功能,但是同时具有高电 平有效和低电平有效的复位输出,IMP813L的引脚和功能与IMP705相同但只具有高电平有效的复位输出。具 有1.25V门限的电源故障报警电路可用于检测电池电压和非5V的电源。所有器件都具有手动复位(MR)输入。 看门狗定时器的输出如果连接至MR将会触发复位信号。 所有器件都具有8脚DIP、SO和MicroSO封装。

    标签: IMP 705 707 813

    上传时间: 2014-01-14

    上传用户:lanwei

  • 利用VisualC++写的一个比较大的画电路土软件

    利用VisualC++写的一个比较大的画电路土软件,具有图形化操作界面。拥有各种电子元器件。并具有电气连接和计算功能。

    标签: VisualC 比较 电路 软件

    上传时间: 2015-12-20

    上传用户:qq1604324866

  • 利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试

    利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计)实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒/分/时的依次显示并正确计数; 2. 秒/分/时各段个位满10正确进位,秒/分能做到满60向前进位; 3. 定时闹钟:实现整点报时,又扬声器发出报时声音; 4. 时间设置,也就是手动调时功能:当认为时钟不准确时,可以分别对分/时钟进行调整; 5. 利用多余两位数码管完成秒表显示:A、精度达10ms;B、可以清零;C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能: 1. 闹钟只是整点报时,不能手动设置报时时间,遗憾之一; 2. 秒表不能向秒进位,也就是最多只能记时100ms; 3. 秒表暂停记录数据后不能在原有基础上继续计时,而是复位重新开始。 【注意】秒表为后来添加功能,所以有很多功能不成熟!

    标签: CPLD VHDL 芯片 时钟源

    上传时间: 2014-01-02

    上传用户:LIKE

  • SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC

    SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计,以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。 3.CPLD/ FPGA 提供引脚可任意设定,故作测试实验时不需要做硬件连接,可节省大量连线焊接时间,快速学习软硬件的运用。 4.CPLD/ FPGA 每一I/O Pin 皆有逻辑状态监视器,以便迅速了解每一引脚状态。 5.清楚标示每一管脚的脚位,易于观察和测量。 6.使用并口在开发系统下直接下载。 7.可在线将CPLD/ FPGA 程序到FLASH ROM,实验仪可独立运行,适合大学生EDA 电子竞赛。 8.可做8051 和CPLD/ FPGA 的组合电路实验。 9.适用于WINDOWS95/98/NT/2000/XP 操作系统。 10.数万门的现场可编程芯片让设计所思即所得。

    标签: FPGA SX-CPLD CPLD 数字逻辑

    上传时间: 2016-03-14

    上传用户:671145514

  • 本程序设计需应用软件控制并运行接口电路

    本程序设计需应用软件控制并运行接口电路,使连接在该接口上的红、绿、黄发光二极管按十字路口交通红、绿、黄灯形式闪烁,并显示绿灯的倒计时时间。 程序一开始,四个方向的灯全为红灯,接着变为黄灯闪烁,然后东西方向为红灯,南北方向为绿灯并显示倒计时时间,倒计时间结束后,交通灯变成黄灯,闪烁几次后,东西方向变成绿灯,南北变成红灯,再变成黄灯,如此按交通灯的变化规则交替变化。

    标签: 程序设计 应用软件 控制 接口电路

    上传时间: 2013-11-27

    上传用户:hzy5825468

  • 有关松下交流伺服系统的详细说明及IO连接图

    有关松下交流伺服系统的详细说明及IO连接图,同时给出各个IO接口的内部电路等。

    标签: 松下 交流伺服系统 连接

    上传时间: 2014-06-05

    上传用户:jyycc

  • 本程序使用MSP430F149控制IIC总线EEProm AT24C02;MCU的通用输入输出(GPIO)端口P1.2、P1.3 与AT24C02 的SCL、SDA端口相连接构成I2C总线

    本程序使用MSP430F149控制IIC总线EEProm AT24C02;MCU的通用输入输出(GPIO)端口P1.2、P1.3 与AT24C02 的SCL、SDA端口相连接构成I2C总线,因为MSP430F149 内部没有专用的I2C接口电路,所以只能用IO端口来模拟I2C时序从而实现对EEPROM的读写操作。从图 3.3 中我们可以看到EEPROM地址选择端口A0~A2 都外接低电平,所以进行I2C通信时,EEPROM的从机地址是唯一的,即A0~A2 所对应的地址控制位均为 0。 因为AT24C0X(X=1,2,4,8,16)系列芯片的管脚是兼容的,所以用户也可以自行更换其他型号的芯片,无需改动任何硬件结构,只需注意器件地址和存储空间寻址模式的变化,相应地修改软件程序即可。

    标签: 24C C02 EEProm 02

    上传时间: 2014-01-09

    上传用户:pompey

  • 单片机P1口与4个按键连接

    单片机P1口与4个按键连接,用于信号幅度和频率调节操作键。单片机P0、P2.7、P3.6(-WR)与DA0832、2个741(运放)连接构成波形信号输出电路。 编程使波形信号输出电路输出正弦波信号,并且可通过操作键调节信号的幅度和频率。幅度和频率调节级别从0~10,共11个等级。

    标签: 单片机 P1口 按键 连接

    上传时间: 2013-12-15

    上传用户:lili123