基于Verilog-HDL的硬件电路的实现
9.6 脉冲高电平和低电平持续时间的测量与显示
9.6.1 脉冲高电平和低电平持续时间测量的工作原理
9.6.2 高低电平持续时间测量模块的设计与实现
9.6.3 改进型高低电平持续时间测量模块的设计与实现
9.6.4 begin声明语句的使用方法
9.6.5 initial语句和always语句的使用方法
9.6.6 时标信号发生模块的设计与实现
9.6.7 脉冲高低电平持续时间测量的Verilog-HDL描述
9.6.8 脉冲高低电平持续时间测量的硬件实现
标签：
Verilog-HDL
低电平
9.6
时间测量
上传时间：
2013-11-30
上传用户：chenlong
