专辑类-课件教程类专辑-64个-3.44G 电工学-上海交大精品课件-谢维敏版-1535页-40.1M-PPT版.zip
上传时间： 2013-06-06
上传用户：qq1908191241
开发和研制无铁心永磁电机是当前电机领域的一项重要课题，无铁心永磁电机可以解决传统有铁心电机存在的重量重、损耗高、振动噪声大等问题。开发无铁心永磁电机需要准确计算电机的参数和性能，而实现这一任务的重要前提是获得正确的磁场分布。无铁心永磁电机气隙外没有铁磁材料，其自身的结构特点决定了无铁心永磁电机的气隙磁场属于三维开域磁场，开域磁场工程问题的计算是近年来计算电磁学的研究热点之一。 本文的研究内容是国家高技术研究发展(863)计划项目“新型稀土永磁电机设计与集成技术”的关键技术之一。针对无铁心永磁电机的实际工程问题，计算方法的选择力求既能保证一定的计算精度，又能节约计算机内存和CPU时间。根据对各种开域电磁场计算方法的分析比较，本文将渐近边界条件法和有限元法结合解决无铁心永磁电机三维开域磁场计算问题。 本文主要由以下几部分组成： 第一部分为无铁心永磁电机三维开域磁场计算方法的研究。首先提出了基于标量磁位的渐近边界条件，建立了球形边界的标量磁位渐近边界条件数学模型。为了尽可能减少节点的数量，结合无铁心永磁电机的具体结构，推导了适合于盒形截断边界和圆柱形截断边界上简便易行的一阶和二阶标量渐近边界条件算子，该算子具有简单、有限元实施容易的特点。其次研究并建立了标量渐近边界条件与有限元法结合的三维开域静磁场的数学模型，并提出具体的实施方法，推导出相应的离散方程。通过对具有解析解的长方永磁体三维开域磁场的实例计算，验证了方法和所编程序的正确性，并将渐近边界条件法与截断法在计算精度和人工外边界距离方面做了比较。结果表明：在相同人工外边界情况下，渐近边界条件与截断边界条件相比，计算精度明显提高，二阶渐近边界条件明显优于一阶渐近边界条件。与截断法相比，渐近边界条件法更节约计算机内存和CPU时间，比较好地处理了计算量与计算精度之间的矛盾。 第二部分针对Halbach阵列内转子无铁心永磁电机三维开域磁场问题进行深入研究。利用渐近边界条件法，定量地计算了在定转子均无铁心的情况下电机内部及周围磁场的大小，总结出了Halbach阵列无铁心永磁电机磁场的空间分布规律。 第三部分针对不同拓扑结构的Halbach磁体阵列电机磁场问题进行对比研究。通过大量的计算，探讨了Halbach阵列永磁电机在转子无铁心情况下影响气隙磁密的各种因素，分析了不同Halbach磁体轴向长度对端部漏磁的影响规律，给出了无铁心永磁电机漏磁系数、电枢计算长度等主要设计参数随电机结构尺寸的变化规律。 第四部分针对具有试验数据的三种结构的无铁心永磁电机样机进行了计算和分析，计算结果与试验数据吻合，从而验证了渐近边界条件法处理三维开域磁场问题的有效性和实用性。
上传时间： 2013-06-22
上传用户：ivan-mtk
随着我国电力系统不断发展，高压开关柜以其结构简单、维护工作量小、适合于频繁操作等特点，受到广大用户欢迎，并成为高压开关向无油化发展的一大主流。近年来，随着电力系统不断向大容量、高电压、小型化发展，40.5kV高压开关柜在电力系统中也得到普遍的采用。绝缘问题是电力设备稳定、可靠运行的重要影响因素之一，并且绝缘也是高压电器设备中的薄弱环节，高压开关柜故障中很大一部分就是由于绝缘破坏而造成的。因此如何能够合理的配置母线、真空断路器及其它电器元件，得到较佳的绝缘配合和设计，达到具有高度可靠的绝缘性能，保证高压开关柜在配电系统中安全运行，且有较小的安装空间，是开关柜设计中一个值得研究的重要问题。 在计算机模拟电场分布的求解中，有限元方法以其剖分简便易行、可适用于多种介质和较高的计算效率，已成为电磁场问题求解的主要方法之一。ANSYS是有限元计算方法的代表软件，通过对模型特征参数化，使用用户参数化设计语言(APDL)，可以进一步提高分析效率，使得整个分析过程自动、通用。 本文从实际产品设计入手，根据开关柜的结构特点，建立了三维电场数值计算模型，在满足技术条件要求的基础上，通过采用电场的数值仿真分析及相应实验研究，描述了40．5kv高压开关柜配电系统接地开关相间及接地柜中全场域电场分布情况，确定了接地开关在不同情况下的电场分布、变化情况，通过理论的计算和分析，对产品的绝缘进行了校核与验证，进而得到合理的布置结构和达到最佳的绝缘配合，为实际产品的开发和设计提供了理论依据。
上传时间： 2013-07-27
上传用户：sy_jiadeyi
本文系统地论述了应用单片机开发步进电动机二维运动控制器的方法。该二维运动控制器的样品已经研制出来，经过实际运行测试，达到了设计要求，既能实现两轴独立运动控制，又能灵活方便地进行联动控制。由于控制软件对步进电动机采用了适当的自动调速方案，使得电机在运动过程中没有失步现象，运行平稳，定位精度高，重复定位性好。 本文所完成的主要工作有：(1)步进电动机驱动电路的研究。(2)系统控制方案设计。(3)硬件系统设计。单片机的选择、串行通信等电路设计。(4)软件系统设计。该控制器重点在于步进电动机的驱动电路硬件与控制软件的设计，以及上下位机串口通信的实现。本设计的控制环节由AT89S52单片机和环形分配器PMM8713构成，单片机采用RS-485标准的串口通信与上位机进行通信，利用PMM8713产生步进电动机运行和正反转的控制信号。驱动环节采用UC3842实现恒流驱动，给出特定的脉冲驱动信号，驱动功率管进行开通和关断，使步进电动机按照规定的轨迹和速度运行。软件部分由上位机软件和下位机软件共同组成。上位机软件用Visual Basic编制，界面友好，下位机软件用单片机汇编语言编制。上位机输入的指令经编译生成相应的目标代码并通过计算机串口发送到下位机中。下位机的功能：一是接收来自上位机的数据和命令；二是根据上位机发送的命令执行相应的动作；三是向上位机发送有关提示信息。 该控制系统在设计方面具有如下特点： 1.采用内部时钟方式产生步进电动机的驱动脉冲，而没有采用高速脉冲发生器等外部方式，用软件来实现，从而降低硬件成本。 2.硬件设计方面，尽可能地选择了标准化、模块化的电路，从而提高了设计的成功率和结构的灵活性。 3.尽可能选用了功能强、集成度高、通用性好、市场货源充足的电路或芯片。 控制器硬件结构简单，成本低廉，控制可靠，功能强大，使用方便，因而具有十分广阔的应用前景。
上传时间： 2013-05-16
上传用户：维子哥哥
常用运放电路的设计与制作 了解各种常用类型运放电路的设计并区分它们的不同
上传时间： 2013-08-05
上传用户：dtvboyy
在数字通信中，采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段，并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下，卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码是基于码的代数结构；而概率译码不仅基于码的代数结构，还利用了信道的统计特性，能充分发挥卷积码的特点，使译码错误概率达到很小。 卷积码译码器的设计是由高性能的复杂译码器开始的，对于概率译码最初的序列译码，随着译码约束长度的增加，其译码错误概率可达到非常小。后来慢慢地向低性能的简单译码器演化，对不太长的约束长度，维特比(Viterbi)算法是非常实用的。维特比算法是一种最大似然的译码方法。当编码约束度不太大(小于等于10)或者误码率要求不太高(约10-5)时，Viterbi译码算法效率很高，速度很快，译码器也较简单。 目前，卷积码在数传系统，尤其是在卫星通信、移动通信等领域已被广泛应用。 本论文对卷积码编码和Viterbi译码的设计原理及其FPGA实现方案进行了研究。同时，将交织和解交织技术应用于编码和解码的过程中。 首先，简要介绍了卷积码的基础知识和维特比译码算法的基本原理，并对硬判决译码和软判决译码方法进行了比较。其次，讨论了交织和解交织技术及其在纠错码中的应用。然后，介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ，包括数字系统的设计方法和设计规则。再有，对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。最后，在Quartus Ⅱ平台上对硬判决译码和软判决译码以及有无交织等不同情况进行了仿真，并根据仿真结果分析了维特比译码器的性能。 分析结果表明，系统的误码率达到了设计要求，从而验证了译码器设计的可靠性，所设计基于FPGA的并行Viterbi译码器适用于高速数据传输的场合。
上传时间： 2013-04-24
上传用户：tedo811
集成运放线性应用电路分析方法的研究 集成运放线性应用电路分析方法的研究
上传时间： 2013-06-06
上传用户：gxf2016
一些常用的运放电路及分析。国家半导体公司的应用笔记。
上传时间： 2013-05-28
上传用户：YYRR
集成运放应用:一、实训任务1 学会组装集成运放应用电路；2 学会测试集成运放应用电路。二、实训目标1 学会集成运放典型电路应用，理解集成运放应用电路的工作原理；
标签： 集成运放
上传时间： 2013-06-11
上传用户：busterman
离散余弦变换(DCT)及其反变换(IDCT)在图像编解码方面应用十分广泛，至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等国际标准所采用。由于其计算量较大，软件实现往往难以满足实时处理的要求，因而在很多实际应用中需要采用硬件设计的DCT/IDCT处理电路来满足我们对处理速度的要求。本文所研究的内容就是针对图像处理应用的8×8二维DCT/IDCT处理核的硬件实现。 本文首先介绍了DCT和IDCT在图像处理中的作用和原理，详细说明了DCT变换实现图像压缩的过程，并与其它变换比较说明了用DCT变换实现图像压缩的优势。接着，分析研究了DCT的各种快速算法，总结了前人对DCT快速算法及其实现所做的研究。本文给出了两种性能、资源上有一定差异的二维DCT/IDCT的FPGA设计方案。两种方案均利用DCT的行列分离特性，采用流水线设计技术，将二维DCT/IDCT实现转化为两个一维DCT/IDCT实现。在一维DCT/IDCT设计中，根据图像处理的特点对Loeffler算法的数据流进行了优化，通过合理安排时钟周期数和简化各周期内的操作，大大缩短了关键路径的执行时间，从而提高了流水线的执行速度。最后，对所设计的DCT/IDCT处理核进行了综合和时序仿真。 结果表明，当使用Altera公司的MERCURY系列FPGA器件时，本文设计的方案一能够在116M时钟频率下正确完成8×8的二维DCT或IDCT的逻辑运算，消耗2827个逻辑单元；方案二能够在74M时钟频率下正常工作，消耗1629个逻辑单元。
上传时间： 2013-07-14
上传用户：3291976780
