第1章 集成运放应用电路设计须知 1.1 集成运放简介 1.1.1 集成运放的内部框图、分类和图形符号 1.1.2 集成运放的引脚功能、封装及命名方法 1.1.3 集成运放的参数 1.2 理想运算放大器 1.2.1 运放的理想参数及理想运放的电路模型 1.2.2 简化设计的基本准则 1.3 选择电阻器须知 1.3.1 电阻器系列及温度系数 1.3.2 常用电阻器的结构与特点及参数 1.4 选用电容器须知 1.4.1 电容器容量系列、损耗及绝缘电阻 1.4.2 常用电容器的类型、特点及规格 1.5 集成运放的电源 1.5.1 集成运放电源的选择 1.5.2 各类电源系列 1.5.3 集成运放电源使用注意事项 第2章 集成运放调零、相位补偿与保护电路的设计 2.1 偏置电流补偿电路及调零电路的设计 2.1.1 偏置电流补偿电路的设计 2.1.2 调零电路的设计
上传时间： 2013-10-09
上传用户：wanqunsheng
本书是模拟集成电路设计课的一本经典教材。全书共分5个部分。主要介绍了模拟集成电路设计的背景知识、基本MOS半导体制造工艺、CMOS技术、CMOS器件建模，MOS开关、MOS二极管、有源电阻、电流阱和电流源等模拟CMOS分支电路，以及反相器、差分放大器、共源共栅放大器、电流放大器、输出放大器等CMOS放大器的原理、特性、分析方法和设计，CM0S运算放大器、高性能CMOS运算放大器、比较器，开关电容电路、D／A和A／D变换器等CMOS模拟系统的分析方法、设计和模拟等内容。
上传时间： 2013-10-30
上传用户：笨小孩
mos运算放大器原理设计应用是运算放大器是电路设计的最基本，复旦大学微电子教授李联的大作，详细论述了CMOS即成运算放大器的工作原理和设计方法.
上传时间： 2013-11-01
上传用户：x18010875091
为了实现白细胞的五分类，提高识别异常细胞的能力，可通过激光照射通过库尔特微孔的白细胞粒子，并由光电探测器接收细胞粒子对激光的前向和后向散射信号，达到对细胞内部结构的测定[1]。文中设计的光电检测电路可将细胞粒子散射的光信号转换成电信号，并对电信号进行放大， 与后面的检测和运算系统对接。实验结果表明，该电路具有输出信噪比大、检测精度高等特点，并在实际应用中取得了良好的效果。
上传时间： 2014-01-04
上传用户：yare
C51单片机实现液晶秒表以及简单计算器 电路是一个51最小系统,没有采用总线方式,而简单的连线方式,上有4*4矩阵键盘,一数码管,89S51单片机,串口下载线,数码管显示锁存芯片\蜂鸣器\1602液晶. 代码已经调试成功过,可以实现时间的调整.4*4矩阵键盘,第一排前三列是实现小时\分钟\秒的加.第二排前三列是实现小时\分钟\秒的减.当然还可以通过设置矩阵键盘的键值,来实现加\减\乘\除四则运算,由数码管显示参与运算的数字以及最终的运算结果.
上传时间： 2015-08-17
上传用户：cursor
应用AVR mega128单片机强大的ADC+PWM功能和运算速度，加上简单的运放电路，可以完整的玩一玩声音采样和播放的原理。
上传时间： 2016-02-20
上传用户：vodssv
7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如图6-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为 "1101101" 时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1，接有高电平的段发亮，于是数码管显示“5”。
上传时间： 2014-01-08
上传用户：wff
UART发送TX控制电路设计，以波特率产生器的EnableTX将数据DATAO以LOAD信号将其送入发送缓冲器Tbuff，并令寄存器内容已载有数据而非空出的标志tmpTBufE=0。当同步波特率信号来临时监视是否处于tmpTBufE=0（内有数据）以及tmpTRegE=1（没有数据）。即处于尚未启动发送态则将Tbuff缓冲寄存器 送入传输寄存器Treg内并令tmpTRegE=0（内又送入数据），但因Tbuff已转送入缓冲寄存器TregE内，为空故令tmpTBufE=1，此tmpTBufE代表缓冲寄存器Tbuff是否为空可再予以送入新的要发送的数据。假如tmpTRegE=0（内有数据）则便要开始进行数据串行传输，传出数据为8位，连同启动信号“0”共需9位的发送计数，以BitCnt作计数。当BitCnt=0计数器便开始递加计数字节，同时令起始信号为0，送入TxD输出端输出。而计数器为1-8时都将TReg的最低位Treg(0)输出到TxD端，并令Treg[]作算术右移运算，依次将Treg[]的D7-D0通过D0移到TxD端输出，直到第9位时停止移位，并将停止位TxD=0发送而结束一个8位数据的发送。
上传时间： 2016-06-23
上传用户：kristycreasy
移位相加8位硬件乘法器电路设计 乘法器是数字系统中的基本逻辑器件，在很多应用中都会出现如各种滤波器的设计、矩阵的运算等。本实验设计一个通用的8位乘法器。
上传时间： 2016-07-27
上传用户：牛津鞋
URISC 处理器由数据单元和控制单元组成。数据单元中包含保存运算数据和运算结果的数据寄存器，也包括用来完成数据运算的组合逻辑电路单元。控制单元用来产生控制信号序列，以决定何时进行何种数据运算。控制单元要从数据单元得到条件信号，以决定继续进行那些数据运算，数据单元要产生输出信号，数据运算状态等有用信息。
上传时间： 2014-01-25
上传用户：大三三
