虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

输出频率

  • 单片机简易信号源

    使用单片机和DAC 芯片,采用多周期综合技术,可以组成电路十分简单,但频率、幅度和波形都具有较高精度的信号源,输出波形参数可以在编程时设定,能满足一些特定场合的需要。关键字:单片机,数字频率合

    标签: 单片机 信号源

    上传时间: 2013-06-29

    上传用户:xyipie

  • 基于ARM的声学海流剖面仪信号模拟器研制及回波信号处理

    随着海洋勘测技术的发展,研制高性能的海洋测流仪器越来越重要。多普勒声学海流剖面仪就是一种非常重要的用来测量海流速度的仪器。在调试多普勒声学海流剖面仪的过程中,多普勒声学海流剖面仪信号模拟器是很重要的设备,它是数字模拟技术与多普勒声学技术相结合的产物,它通过模拟的方法产生声学海流剖面仪回波信号,以便在不具备实际海洋情况的条件下,可以在实验室环境中对声学海流剖面仪的样机进行系统调试。在此情况下,本文研制了一种声学海流剖面仪信号模拟器,并对声学海流剖面仪回波信号接收过程中使用的算法进行了研究。 本文首先比较了多普勒声学海流剖面仪的发射信号与接收信号之间的关系,分析了产生多普勒频移的原因。选用直接数字频率合成技术(DDS)生成多普勒声学海流剖面仪调试所需要的回波信号o DDS技术克服了传统信号源的频率精度不高和频率不稳等问题。本文选用专用DDS芯片AD9833来实现回波信号的产生,利用ARM嵌入式技术对输出信号进行控制。 信号模拟器以S3C2410处理器为核心构建了硬件平台,采用核心板与扩展板相结合的硬件结构。核心板主要包括了存储系统、网络接口和各种通讯接口。其主要功能是存储大量数据信号和通讯功能;扩展电路包括了16路DDS信号输出及信号调理电路,可以通过软件来配置16路信号相应的工作状态及选择信号输出形式。硬件设计预留了一定数量的I/O接口以备将来扩展之用。 建立嵌入式Linux开发环境;并分析BootLoader启动机制,移植VIVI;通过配置内核相关文件,移植Linux2.4.18内核到模拟器系统;编写16路DDS的驱动程序;设计了模拟器的上位机通讯程序及用应程序;对系统进行了软硬件调试,调试结果表明模拟器完全能够模拟声学海流剖面仪的回波信号。 最后,结合回波信号形式,采用基带解调、复相关等技术对接收回波信号所使用的算法进行了研究,估算出多普勒频移,配合了调试海流剖面仪样机工作的进行。该模拟器不但可以模拟回波信号,还可以作为发射信号来用,大大提高了模拟器的实用性。关键词:声学海流剖面仪;S3C2410; AD9833;嵌入式Linux;回波信号

    标签: ARM 声学 信号模拟器 信号处理

    上传时间: 2013-04-24

    上传用户:prczsf

  • 基于UC3842 的多输出开关电源设计

    本文阐述了一种基于UC3842 PWM 控制器的新型多路输出反激式开关电源电路的设 计。该设计详细给出了变压器、漏感消除电路、启动电路以及电压电流反馈电路的设计过程。 实验结果表明该电源性能优良。作为电机控制的电源模块,具有很高的应用价值。 关键词:电流型PWM;UC3842;反激式开关电源

    标签: 3842 UC 输出开关 电源设计

    上传时间: 2013-04-24

    上传用户:zhuoying119

  • 39839电感量计算小巧实用的绿色软件,根据输入的线圈长度、线圈直径、导线直径、线圈匝数及工作频率快速计算出电感量、自分布电容、空载Q值、自谐振频率

    39839电感量计算小巧实用的绿色软件,根据输入的线圈长度、线圈直径、导线直径、线圈匝数及工作频率快速计算出电感量、自分布电容、空载Q值、自谐振频率

    标签: 39839 电感量 计算 线圈

    上传时间: 2013-06-03

    上传用户:夜月十二桥

  • 11201频率计算器含有多种频率计算工具,有LC谐振频率计算软件,RC谐振频率计算工具,并含有多种软件

    11201频率计算器含有多种频率计算工具,有LC谐振频率计算软件,RC谐振频率计算工具,并含有多种软件

    标签: 11201 计算工具 软件 频率计算器

    上传时间: 2013-07-26

    上传用户:mj16166

  • 基于ARM的井下网络分站的设计

    本文设计的井下网络分站作为“煤矿安全自动检测、监控及管理系统”的一个重要的组成部分,以ARM微控制器为核心,以操作系统μC/OS-Ⅱ为操作平台,采用TCP/IP协议栈实现了分站的网络通信功能,很好的解决了当前煤矿企业安全监控系统通信协议不一致的问题。 在硬件方面,严格按照《煤矿安全监控系统通用技术要求》完成了监控分站的总体硬件设计,并通过驱动网卡芯片RTL8019AS实现了以太网连接。选用PHILIPS的32位ARM芯片LPC2214作为分站的控制芯片,它带有16KB的静态RAM和256KB的高速FLASH,包含8路10位A/D,还有多个串行接口,可使用的GPIO高达76个(使用了外部存储器),很好了满足了分站外接传感器的多样化要求。在人机对话方面,系统扩展了128×64的液晶和1×4的键盘。在通信方面,采用TCP/IP协议与地面主机进行通信,将各种参数传送到地面主机进行复杂的运算处理。 在软件方面,介绍了嵌入式操作系统μC/OS-Ⅱ的移植过程,并在此基础上分析了TCP/IP协议栈的实现;制定了统一的数据交换格式;通信过程中采用了标准的TCP/IP协议;详细介绍了几个主要程序模块的编程思路,如LCD显示、外部输入频率信号的计数及数据存储,并给出了在实际编程过程中遇到的问题及解决方法。 本监控分站根据《本质安全型“i”》标准将外部接入设备和分站作了电气隔离,该分站具有2路A/D数据采集;6路光电隔离数字量输入;2路光电隔离数字量输出对外部设备进行远程管理和控制;人机接口提供人机交互界面,提供按键操作和数据显示;RS485通信接口负责与外界设备进行通信;网络通信接口负责为各种监测监控系统提供兼容的接入接口;非易失性铁电存储器作为数据存储区以保证掉电后存储数据不丢失。

    标签: ARM 网络

    上传时间: 2013-04-24

    上传用户:13160677563

  • JPEG2000算术编码的研究与FPGA实现

    JPEG2000是由ISO/ITU-T组织下的IEC JTC1/SC29/WG1小组制定的下一代静止图像压缩标准.与JPEG(Joint Photographic Experts Group)相比,JPEG2000能够提供更好的数据压缩比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多种特性使得它具有广泛的应用前景.但是,JPEG2000是一个复杂编码系统,目前为止的软件实现方案的执行时间和所需的存储量较大,若想将JPEG2000应用于实际中,有着较大的困难,而用硬件电路实现JPEG2000或者其中的某些模块,必然能够减少JPEG200的执行时间,因而具有重要的意义.本文首先简单介绍了JPEG2000这一新的静止图像压缩标准,然后对算术编码的原理及实现算法进行了深入的研究,并重点探讨了JPEG2000中算术编码的硬件实现问题,给出了一种硬件最优化的算术编码实现方案.最后使用硬件描述语言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器传输级(Register Transfer Level,RTL描述了该硬件最优化的算术编码实现方案,并以Altera 20K200E FPGA为基础,在Active-HDL环境中进行了功能仿真,在Quartus Ⅱ集成开发环境下完成了综合以及后仿真,综合得到的最高工作时钟频率达45.81MHz.在相同的输入条件下,输出结果表明,本文设计的硬件算术编码器与实现JPEG2000的软件:Jasper[2]中的算术编码模块相比,处理时间缩短了30﹪左右.因而本文的研究对于JPEG2000应用于数字监控系统等实际应用有着重要的意义.

    标签: JPEG 2000 FPGA 算术编码

    上传时间: 2013-05-16

    上传用户:671145514

  • JPEG2000基于位平面扫描的上下文编码的研究和FPGA实现

    JPEG2000是新一代的静态图像压缩标准,它相比JPEG有很多新的特性,如渐进传输和感兴趣区域编码等,因而它具有广阔的应用前景,特别是在数码相机、PDA等便携式设备中。 JPEG2000的核心主要包括小波变换和基于最优化截断点的嵌入式块编码(EBCOT)算法,其计算复杂度远远高于JPEG,完全采用软件方案实现将会占用大量的处理器时间和内存开销,而且速度较慢,实时处理的能力较差。为了推广JPEG2000在便携式产品、消费类电子产品中的应用,打开巨大的潜在市场,研究硬件实现的算法实时处理方案具有重要的应用价值。 EBCOT算法是一个两层的编码引擎,其中的上下文编码的运算量约占到总运算量的50%,是提高编码速度的关键算法之一。由于上下文编码大部分都是逻辑运算,没有复杂的数学运算,但逻辑控制流程复杂繁琐,对存储器访问频繁,采用DSP或者其他的通用处理器通过指令控制实现该算法,未能显著提高编码速度。本文采用FPGA芯片,以电路逻辑的方式来实现该算法并进行优化,在研究和分析了上下文编码算法运算特点的基础上,设计了列判断和交错存储相结合的硬件实现方案,并采用硬件描述语言Verilog在寄存器传输级描述了相应的硬件电路。通过功能仿真和逻辑综合后,所获得的上下文编码模块最大时钟频率为101MHz,且能在130ms内完成对一幅512×512灰度图像的编码,性能比Jasper软件中的实现方案提高了75%。 JPEG2000的一个重要特性是其具有渐进传输的能力,而码流组织是获得渐进传输特性的技术关键。码流组织通过在输出码流中安排数据包的先后顺序来实现渐进传输的目的。本文对JPEG2000中实现渐进传输的机制进行了分析,并研究了码流组织的算法实现。 为了对JPEG2000算法实现进行验证,本文设计了基于FPGA和ARM的验证实验平台,其中FPGA主要完成算法中运算量较大的小波变换、上下文编码和算术编码,而ARM处理器则完成码流组织、数据打包以及和PC机的通信。本文在该平台上对所设计的上下文编码算法和码流组织模块的设计进行了验证,实验结果表明本文设计的算法模块功能正确,并在一定程度上提高了编码速度。

    标签: JPEG 2000 FPGA 编码

    上传时间: 2013-04-24

    上传用户:独孤求源

  • FPGA用于160Gbs高速光纤通信系统中PMD补偿的研究

    偏振模色散(PMD)是限制光通信系统向高速率和大容量扩展的主要障碍,尤其是160Gb/s光传输系统中,由PMD引起的脉冲畸变现象更加严重。为了克服PMD带来的危害,国内外已经开始了对PMD补偿的研究。但是目前的补偿系统复杂、成本高且补偿效果不理想,因此采用前向纠错(FEC)和偏振扰偏器配合抑制PMD的方法,可以实现低成本的PMD补偿。 在实验中将扰偏器连入光时分复用系统,通过观察其工作前后的脉冲波形,发现扰偏器的应用改善了系统的性能。随着系统速率的提高,对扰偏器速率的要求也随之提高,目前市场上扰偏器的速率无法满足160Gb/s光传输系统要求。通过对偏振扰偏器原理的分析,决定采用高速控制电路驱动偏振控制器的方法来实现高速扰偏器的设计。扰偏器采用铌酸锂偏振控制器,其响应时间小于100ns,是目前偏振控制器能够达到的最高速率,但是将其用于160Gb/s高速光通信系统扰偏时,这个速率仍然偏低,因此,提出采用多段铌酸锂晶体并行扰偏的方法,弥补铌酸锂偏振控制器速率低的问题。通过对几种处理器的分析和比较,选择DSP+FPGA作为控制端,DSP芯片用于产生随机数据,FPGA芯片具有丰富的I/O引脚,工作频率高,可以实现大量数据的快速并行输出。这样的方案可以充分发挥DSP和FPGA各自的优势。另外对数模转换芯片也要求响应速度快,本论文以FPGA为核心,完成了FPGA与其它芯片的接口电路设计。在QuartusⅡ集成环境中进行FPGA的开发,使用VHDL语言和原理图输入法进行电路设计。 本文设计的偏振扰偏器在高速控制电路的驱动下,可以实现大量的数据处理,采用多段铌酸锂晶体并行工作的方法,可以提高偏振扰偏器的速率。利用本方案制作的扰偏器具有高扰偏速率,适合应用于160Gb/s光通信系统中进行PMD补偿。

    标签: FPGA 160 Gbs PMD

    上传时间: 2013-04-24

    上传用户:suxuan110425

  • 基于FPGA的PWM控制多重逆变器的设计与实现

    逆变器在自动控制系统、电机交流调速、电力变换以及电力系统控制中都起着重要的作用;各系统对逆变器的性能需求也越来越高。PWM控制多重逆变器正是基于这些需求,实现可变频、调压、调相、低谐波、高稳定性的解决方案。 PWM控制逆变器通过对每个脉冲宽度进行控制,以达到控制输出电压和改善输出波形的目的;多重逆变器则是把几个矩形波逆变器的输出组合起来起来形成阶梯波,从而消除谐波;PWM控制多重逆变器综合上述两种技术的特点,非常适合于应用在对谐波、电压输出及稳定性要求比较高的场合。电力半导体技术和集成电路技术的快速发展,使得多重逆变器的控制、实现成为可能。 本文首先分析风力发电系统对逆变器的要求,从多重逆变器理论和PWM逆变器理论出发,提出同步式PWM控制电压型串联多重逆变器系统解决方案。本方案也可以应用在逆变电源、交流电机调速及电力变换领域中。 文中建立了一个多重逆变器的PWM控制算法模型。该算法可完成频率、相位、幅值可调的多重逆变器的PWM控制,且能完成逆变器故障运行下的保护与告警。并在MATLAB/SIMULINK环境下对算法模型进行仿真与分析。 在比较了现有PWM发生解决方案的基础上,本文提出了一个基于FPGA(可编程逻辑阵列)的多重逆变器PWM控制系统实现方案。并给出一个主要由FPGA、ADC/DAC、驱动与保护电路、逆变器主回路及其他外围电路构成的多重逆变器系统解决方案。实验结果表明,此方案系统结构简单、可行,很好完成上述多重逆变器的PWM控制算法。

    标签: FPGA PWM 控制 多重

    上传时间: 2013-06-28

    上传用户:wmwai1314