高压直流电源广泛应用于医用X射线机，工业静电除尘器等设备。传统的工频高压直流电源体积大、重量重、变换效率低、动态性能差，这些缺点限制了它的进一步应用。而高频高压直流电源克服了前者的缺点，已成为高压大功率电源的发展趋势。本文对应用在高输出电压大功率场合的开关电源进行研究，对主电路拓扑、控制策略、工艺结构等方面做出详细讨论，提出实现方案。 高压变压器由于匝比很大，呈现出较大的寄生参数，如漏感和分布电容，若直接应用在PWM变换器中，漏感的存在会产生较高的电压尖峰，损坏功率器件，分布电容的存在会使变换器有较大的环流，降低了变换器的效率。本文选用具有电容型滤波器的LCC谐振变换器为主电路拓扑，它可以利用高压变压器中漏感和分布电容作为谐振元件，减少了元件的数量，从而减小了变换器的体积。 LCC谐振变换器采用变频控制策略，可以工作在电感电流连续模式(CCM)和电感电流断续模式(DCM)，本文对这两种工作模式进行详细讨论。针对CCM下的LCC谐振变换器，本文分析其工作原理，用基波近似法推导出变换器的稳态模型，给出一种详尽的设计方法，可以保证所有开关管在全负载范围内实现零电压开关，减小电流应力和开关频率的变化范围，并进行仿真验证。基于该变换器，研制出输出电压为41kV，功率为23kW的高频高压电源，实验结果验证了分析与设计的正确性。 针对DCM下的LCC谐振变换器，本文分析其工作原理，该变换器可以实现零电流开关，有效地减小IGBT拖尾电流造成的关断损耗。论文通过电路状态方程推导出变换器的电压传输比特性，在此基础上对主电路参数进行设计，并进行仿真验证。基于该变换器，研制出输出电压为66kV，功率为72kW的高频高压电源，实验结果表明了方案的可行性。
上传时间： 2013-04-24
上传用户：edrtbme
在能源枯竭及环境污染问题日益严重的今天，光伏发电是未来可再生能源应用的一种重要方法。本文以光伏逆变技术为研究对象，对光伏系统最大功率点跟踪方法、光伏智能充电控制策略、光伏并网系统拓扑结构与控制方法、光伏并网与有源滤波统一控制方法等问题进行了深入研究。 在扰动观测法的基础上，提出了一种直接电流控制最大功率点跟踪方法，通过检测变换器输出电流进行最大功率点跟踪控制，简化控制算法，同时省去了扰动观测法中的电压和电流传感器，降低系统成本。 研究了一种实用的光伏系统蓄电池充电控制策略，将最大功率点跟踪与智能充电控制有机结合在一起，充分利用光伏电池的输出功率，缩短充电时间，提高充电效率；研究了一种全数字式逆变器，通过电压有效值外环和瞬时值内环的双闭环控制，既能保证系统输出电压的稳态精度，又能保证瞬变负载条件下的动态特性。研制了一套3kW光伏独立发电系统并进行了实验验证。 针对住宅型光伏并网逆变器体积小、性能价格比高的要求，研究了一种基于导抗变换器的并网逆变器拓扑结构，相比于传统电流型逆变器，本拓扑省去了笨重的电抗器，同时利用高频变压器进行能量传递和电气隔离，进一步降低了系统损耗和体积，降低系统成本。 经研究发现，由于导抗变换器的固有特性，采用传统的SPWM调制方法将导致并网逆变器输出平顶饱和的非正弦电流，造成对电网的谐波污染，提出了一种新型改进调制模式。该方法可以实现高功率因数、低谐波并网发电。根据上述理论分析，研制了一台3kW单相光伏并网逆变器，实验结果验证了理论分析的正确性。 研究了一种三相电流型并网逆变器拓扑结构及其控制方法，采用改进调制模式对其进行控制，在谐波抑制方面取得了满意的效果。提出的三相并网逆变方案，相比于传统三相并网逆变器，具有如下显著优点：系统中任意一相都是一个独立的子系统，不受其它相影响，即使在某一相或某两相损坏的情况下，剩余相也能正常运行，增加了系统的冗余性；在三相电网不平衡情况下，本方法也能提供稳定的三相电流，增加系统抗电网波动能力。初看起来本方案使用的导抗变换器和变压器有3套，但是每相承受的功率容量只有系统总功率的三分之一，这样可以选用较小容量的器件，有利于高频电感和变压器的制作和生产。提出了一种基于导抗变换器的三相电流型逆变器实现方案，利用导抗变换器将输入直流电压变换为高频正弦电流，经高频变压器隔离及电流等级变换后进行裂相调制，输出为三相正弦电流。该方法不仅省去了传统电流型逆变器直流侧电抗器，而且采用高频变换进行功率传输，减小了隔离变压器及输出滤波器的体积，有利于装置的小型化和降低成本。 针对光伏电池输出电压较低的问题，研究了一种单级式三相升压型并网逆变器，通过一级变换同时实现升压和DC/AC变换功能，并且提出了一种基于DSP芯片的控制策略，本方法仅用一个电压传感器就能替代原先的三个电压传感器：每个载波周期短路相只进行一次开关动作，同时任何时刻只有2个开关管导通，可有效降低系统的开关损耗和导通损耗；由于采用DSP控制，具有控制灵活、稳定性高、成本低、并网电能质量好，便于功率调节等优点。 提出了一种光伏并网与有源滤波兼用的统一控制策略，在同一套装置上既实现光伏并网发电，又实现谐波补偿，克服目前的光伏发电装置白天发电、夜间停机的不足，提高系统利用率。详细分析了无功电流和谐波电流的检测方法、光伏并网发电有功指令电流的生成方法及电流环控制器和电压环控制器的设计方法，并对光伏并网发电与有源滤波统一控制模式和单一有源滤波模式进行了讨论，仿真和实验结果验证了所提出的系统结构及控制策略的正确性和可行性。
上传时间： 2013-04-24
上传用户：dancnc
各类交流电源在产品开发过程中都需要进行长时间的带载测试，以检验其电气性能。传统使用电阻、电感和电容这类无源元件作为负载的测试方法存在参数调节不方便、发热量大、耗能等诸多缺点。为克服传统测试方法的不足，本文研究了一种带能量回馈功能的交流电子负载装置，采用交直交变换结构，由具有公共直流母线的两级电压型PWM整流器组成。通过控制前级PWM整流器的输入功率因数，在其输入端模拟不同阻抗特性的负载；后级PWM整流器工作在并网逆变状态，将被测试电源发出的电能回馈至电网进行循环利用。 交流电子负载属于一种测试设备，需要实现用户交互、通讯、监控等功能，因此采用了以DSP芯片为核心的数字控制方案。本文首先探讨了数字控制技术对变换器性能的影响，重点讨论了当数字脉宽调制器精度不足时会引起输出产生极限环振荡的问题。分析了极限环振荡产生的原因，并以BUCK、BOOST和BUCK-BOOST三种基本变换器的数字控制器设计为例，推导出了为避免极限环振荡，数字脉宽调制器应满足的最小精度要求。在MATLAB中建立了数字控制器的仿真模型，设计了一台数字控制BUCK变换器实验样机，仿真和实验结果验证了理论分析的正确性。 根据处理电能方式的不同，交流电子负载可分为能量消耗型和能量回馈型两大类。本文首先针对交流电源产品的功能性测试应用场合，提出了一种新的能量消耗型交流电子负载结构和相应的控制方法。然后重点介绍了能量回馈型交流电子负载的工作原理及其控制策略。分析了功率电路中主要元件参数的选取方法。其中，对工作在任意功率因数情况下的单相PWM整流器中交流滤波电感的取值作了重点讨论。在Saber软件中建立了系统的仿真模型，设计了一台以TMS320F2812 DSP芯片为控制核心的能量回馈型交流电子负载原理样机，仿真和实验结果验证了系统方案的可行性和正确性。最后针对交流电子负载的并网能量回馈功能，初步分析了一种基于正反馈思想的并网系统孤岛检测方法，并进行了仿真验证。
上传时间： 2013-07-29
上传用户：zlf19911217
随着世界能源危机的到来，太阳能光伏发电在能源结构中正在发挥着越来越大的作用。而太阳能光伏发电系统的核心部件并网逆变器的性能还需要进一步提高。为了迎合市场上对高品质、高性能、智能化并网逆变器的需求，我们将ARM+DSP架构作为并网逆变器的控制系统。本系统集成了ARM和DSP的各自的强大功能，使并网逆变器的性能和智能化水平得到了显著提高。本论文是基于山东大学鲁能实习基地“光伏并网逆变器项目”，目前已经试制出样机。本人主要负责并网逆变器控制系统的软硬件设计工作。本文主要研究内容有： @@ 1．本并网逆变器采用了内高频环逆变技术。文中详细分析了这种逆变器的优缺点，进行了充分的系统分析和论证。 @@ 2．采用MATLAB/Simulink软件对并网逆变器的控制算法进行仿真，包括前级DC-DC变换的控制算法以及后级DC-AC逆变的控制算法。通过仿真验证了所设计算法的可行性，对DSP程序开发提供了很好的指导意义。 @@ 3．本文将ARM+DSP架构作为逆变器的控制系统，并设计了相应的硬件控制系统。DSP控制板硬件系统包括AD数据采集、硬件电流保护、电源、eCAN总线，SPI总线等硬件电路。ARM板硬件系统包括SPI总线、RS232总线、RS480总线、以太网总线、LCD显示、实时时钟、键盘等硬件电路。 @@ 4．本文设计和实现了两种最大功率点跟踪控制算法：功率扰动观察法或增量电导法；孤岛检测方法采用被动式和主动式两种检测方式，被动式所采用的方法是将过/欠电压和电压相位突变检测相结合的方式，主动式采用正反馈频率偏移法；为了实现并网逆变器的输出电流与电网电压同频同相，使用了软件锁相环控制技术。本文分别给出了以上各种算法的控制程序流程图。 @@ 5．本文也给出了AD数据采集、eCAN总线、RS232、RS485、以太网、PWM输出等程序流程图，以及DSP和ARM之间的SPI总线通信程序流程图。并且分别给出了ARM管理机控制系统主程序流程图和DSP控制机控制系统主程序流程图。 @@ 6．最后对并网逆变器样机进行实验结果分析。结果显示：该样机基本上实现了本文提出的设计方案所应完成的各项功能，样机的性能比较理想。 @@关键词：太阳能光伏；并网逆变器；SPWM； DSP； ARM
上传时间： 2013-07-09
上传用户：赵安qw
随着图像处理技术的不断发展，图像处理技术在国民经济和社会生活的各个方面都得到了广泛的运用。与此同时，人们对图像处理的要求也越来越高。传统的数字图像处理器件主要有专用集成芯片（Application Specific Integrated Circuit）和数字信号处理器（Digital Signal Process）。进入20世纪以来，伴随着半导体技术的发展，现场可编程门阵列FPGA以其应用灵活、集成度高、功能强大、设计周期短、开发成本低的特点，越来越多地被应用在图像处理领域。大量实践证明，FPGA的并行处理能力与流水线作业能显著地提高图像处理的速度，因此基于FPGA的图像处理系统有着广阔的发展前景。 本文研究的是一个在嵌入式视频监控系统下的图像预处理子系统。首先实现了一个通用可重复配置的图像处理算法研究硬件平台，完成图像的采集、接收、处理、存储、输出等功能。由于FPGA本身具有完全的可重复配置性，所以该架构的硬件平台可以很方便的升级和重复配置。其次在该平台上，本文使用Verilog HDL硬件语言在FPGA芯片上实现了多种图像预处理算法。在实现过程中，为了充分发挥FPGA在并行处理方面的强大功能，本文对算法做了一定的改进，使其尽量能使用并行处理的方式来完成。实验结果表明，本图像预处理系统能在毫秒级高速地完成多种图像算法，完全能够满足视频监控系统50帧/秒的输出要求。 最后根据视频监控系统在实际运用中出现的噪声类型多样化的情况，我们设计了一种基于反馈理论的图像处理效果控制模块。该模块能通过对处理后图像峰值信噪比（PSNR）的分析，控制FPGA对下一幅图像的噪声采用更有针对性的图像处理方法。
上传时间： 2013-05-20
上传用户：gundamwzc
现场可编程门阵列(FPGA，Field Programmable Gate Array)是可编程逻辑器件的一种，它的出现是随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中。现在，FPGA已广泛地运用于通信领域、消费类电子和车用电子。 本文中涉及的I/O端口模块是FPGA中最主要的几个大模块之一，它的主要作用是提供封装引脚到CLB之间的接口，将外部信号引入FPGA内部进行逻辑功能的实现并把结果输出给外部电路，并且根据需要可以进行配置来支持多种不同的接口标准。FPGA允许使用者通过不同编程来配置实现各种逻辑功能，在IO端口中它可以通过选择配置方式来兼容不同信号标准的I/O缓冲器电路。总体而言，可选的I/O资源的特性包括：IO标准的选择、输出驱动能力的编程控制、摆率选择、输入延迟和维持时间控制等。 本文是关于FPGA中多标准兼容可编程输入输出电路(Input/Output Block)的设计和实现，该课题是成都华微电子系统有限公司FPGA大项目中的一子项，目的为在更新的工艺水平上设计出能够兼容单端标准的I/O电路模块；同时针对以前设计的I/O模块不支持双端标准的缺点，要求新的电路模块中扩展出双端标准的部分。文中以低压双端差分标准(LVDS)为代表构建双端标准收发转换电路，与单端标准比较，LVDS具有很多优点： (1)LVDS传输的信号摆幅小，从而功耗低，一般差分线上电流不超过4mA，负载阻抗为100Ω。这一特征使它适合做并行数据传输。 (2)LVDS信号摆幅小，从而使得该结构可以在2.5V的低电压下工作。 (3)LVDS输入单端信号电压可以从0V到2.4V变化，单端信号摆幅为400mV，这样允许输入共模电压从0.2V到2.2V范围内变化，也就是说LVDS允许收发两端地电势有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工艺，辅助Xilinx公司FPGA开发软件ISE，设计完成了可以用于Virtex系列各低端型号FPGA的IOB结构，它有灵活的可配置性和出色的适应能力，能支持大量的I/O标准，其中包括单端标准，也包括双端标准如LVDS等。它具有适应性的优点、可选的特性和考虑到被文件描述的硬件结构特征，这些特点可以改进和简化系统级的设计，为最终的产品设计和生产打下基础。设计中对包括20种IO标准在内的各电器参数按照用户手册描述进行仿真验证，性能参数已达到预期标准。
上传时间： 2013-05-15
上传用户：shawvi
现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟，减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小，输出时钟的精度更高，但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑，我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础，对全数字延时锁相环(DLL)电路进行分析研究和设计，在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里，从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作，通过比较DLL与PLL、数字DLL与模拟DLL，深入的分析了全数字DLL模块电路组成结构和工作原理，设计出了符合指标要求的全数字DLL模块电路，为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展，然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑，给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析，验证电路功能，得出应用参数。在设计中，用Verilog-XL对部分电路进行数字仿真，Spectre对进行部分电路的模拟仿真，而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模，设计出的DLL工作频率范围从25MHz到400MHz，工作电压为1.8V，工作温度为-55℃～125℃，最大抖动时间为28ps，在输入100MHz时钟时的功耗为200MW，达到了国外同类产品的相应指标。最后完成了输出电路设计，可以实现时钟占空比调节，2倍频，以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。
上传时间： 2013-06-10
上传用户：yd19890720
作为电子类专业学生，实验是提高学生对所学知识的印象以及发现问题和解决问题的能力，增加学生动手能力的必须环节。本设计的目的就是开发一套满足学生实验需求的信号源，基于此目的本信号源并不需要突出的性能，但经济上要求低成本，同时要求操作简单，能够输出多种波形，并且利于学生在此平台上认识信号源原理，同时方便在此平台上进行拓展开发。 设计中运用虚拟仪器技术将计算机屏幕作为仪器面板，采用EPP接口，同时在FPGA上开发控制电路，为后续开发留下了空间，同时节省了成本。本设计采用地址线16位，数据线12位的静态RAM作为信号源的波形存储器，后端采用两种滤波类型对需要滤波的信号进行滤波。启动信号时软件需要先将波形数据预存在存储器中便于调用，最后得到的结果基本满足教学实验的需求。 本文结构上首先介绍了直接采用DDS芯片制作信号源的利弊，及作者采用这种设计的初衷，然后介绍了信号源的整体结构，总体模块。以下章节首先介绍FPGA内部设计，包括总体结构和几大部分模块，包括：时钟产生电路，相位累加器，数据输入控制电路，滤波器控制电路，信号源启动控制电路。 然后介绍了其他模块的设计，包括存储器选择，幅度控制电路的设计以及滤波器电路的设计，本设计的幅度控制采用两级DA级联，以及后端电阻分压网络调节的方式进行设计，提高了幅度调节的范围。对于滤波器的设计，依据不同的信号频率，分成了4个部分，对于500K以下的信号采用的是二阶巴特沃斯有源低通滤波，对于500K以上至5M以下信号采用的五阶RC低通滤波器。 在软件设计部分，分成两个部分，对于底层驱动程序采用以Labwindows/CVI为平台进行开发，利用其编译和执行速度快，并且和LabVIEW能够很好连接的特性。对于上层控制软件，采用以LabVIEW为平台进行开发，充分利用其图化设计，易于扩展。 论文最后对所做工作进行了总结，提出了进一步改进的方向。
上传时间： 2013-04-24
上传用户：afeiafei309
随着数码技术的不断发展，数字图像处理的应用领域不断扩大，其实时处理技术成为研究的热点。VLSI技术的迅猛发展为数字图像实时处理技术提供了硬件基础。其中FPGA(现场可编程门阵列)的特点使其非常适用于进行一些基于像素级的图像处理。 传统的图像显示系统必须连接到PC才能观察图像视频，存在着高速实时性、稳定性问题。本设计脱离高清晰工业相机必须与PC连接才可以观看到高清晰图像的束缚，实现系统的小型化。针对130万像素彩色1/2英寸镁光CMOS图像传感器，提出用硬件实现Bayer格式到RGB格式转换的设计方案，完成由黑白图像到高清彩色图像的转换，用SDRAM作缓存，输出标准VGA信号，可直接连接VGA显示器、投影仪等设备进行实时的视频图像观看，与模拟相机740X576分辨率(480线)图像相比，设计图像画质相当于1280X1024分辨率(750线)，最高帧率25fps，整个结构应用FPGA作为主控制器，用少量的缓存代替传统的大容量存储，加快了运算速率，减小了电路规模，满足图像实时处理的要求，使展现出来的视频图像得到质的飞跃。可以广泛应用于工业控制和远程监控等领域。 论文研究的重点是采用altera公司EP2C芯片前端驱动CMOS图像传感器，实时采集Bayer图像象素，分析研究CFA图像插值算法，实现了基于FPGA的实时线性插值算法，能够对输入是每像素8bit、分辨率为1280×1204的Bayer模式图像数据进行实时重构，输出彩色RGB图像。由端口FIFO作为数据缓冲，存储一帧图像到高速SDRAM，构建VGA显示控制器，实现对输入是每像素24bit(RGB101010)、分辨率为640×480、帧频25HZ彩色图像进行实时显示。 整个模块结构包括电源模块单元等、CMOS成像单元、FPGA数据处理单元、SDRAM控制单元、VGA显示接口单元。 最后，对系统进行了调试。经实验验证，系统达到了实时性，能正确和可靠的工作。整个设计模块能够满足高帧率和高清晰的实时图像处理，占用系统资源很少，用较少的时间完成了图像数据的转换，提高了效率。
上传时间： 2013-06-08
上传用户：zhengjian
LED显示屏是LED点阵模块或者像素单元组成的平面显示屏幕。自从诞生以来，以其亮度高、视角广、寿命长、性价比高的特点，在交通、广告、新闻发布、体育比赛、电子景观等领域得到了广泛应用。 LED显示屏控制器作为控制LED屏显示图像、数据的关键，是整个LED视频显示系统的核心。本文研究的是对全彩色同步LED屏的控制，控制LED屏同步显示在上位机显示系统中某固定位置处的图像。根据已有的LED显示屏及其驱动器的特点，提出了一种可行的方案并进行了设计。系统主要分为两个部分：视频信号的获取，视频信号的处理。 经过分析比较，决定从显卡的DVI接口获得视频源，视频源经过DVI解码芯片TFP401A的解码后，可以获得图像的数字信息，这些信息包括红、绿、蓝三基色的数据以及行同步、场同步、使能等控制信号。这些信号将在视频信号处理模块中被使用。 信号处理模块在接收视频信号源后，对数据进行处理，最后输出数据给驱动电路。在信号处理模块中，采用了可编程逻辑器件FPGA来完成。可编程逻辑器件具有高集成度、高速度、高可靠性、在线可编程（ISP）等特点，所以特别适合于本设计。利用FPGA的可编程性，在FPGA内部划分了各个小模块，各小模块中通过少量的信号进行联系，这样就将比较大的系统转化成许多小的系统，使得设计更加简单，容易验证。本文分析了驱动电路所需要的数据的特点，全彩色灰度级的实现方式，决定把系统划分为视频源截取、RGB格式转化、位平面分离、读SRAM地址发生器、写SRAM地址发生器、读写SRAM选择控制器、灰度实现等模块。 最后利用示波器和SignalTap II逻辑分析仪等工具，对系统进行了联合调试。改进了时序、优化了布局布线，使得系统性能得到了良好的改善。 在分析了所需要的资源的基础上，课题决定采用Altera的Cyclone EP1C12 FPGA设计视频信号处理模块，在Quartus II和modelsim平台下，用Verilog HDL语言开发。
上传时间： 2013-05-19
上传用户：玉箫飞燕
