cpld的PWM输出控制，初学cpld良好例程
上传时间： 2013-08-13
上传用户：qwe1234
美国人写的各种类型的fpag设计指导，非常详细的介绍了从fpga的型号，结构，实现，编程，等各个方面的要点。
上传时间： 2013-08-17
上传用户：ruixue198909
FPGA输出数据的时频域分析GUI界面，\r\n可观察信号的时域频域波形，星座图眼图等特性
上传时间： 2013-08-27
上传用户：ommshaggar
CADENCE pcblayout 完成后进行输出工厂加工厂文件。有详细步骤。
上传时间： 2013-09-04
上传用户：dancnc
无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操\r\n作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将\r\n导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可\r\n分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上\r\n述四种时钟类型的任意组合。
上传时间： 2013-09-04
上传用户：yelong0614
1、 利用FLEX10的片内RAM资源，根据DDS原理，设计产生正弦信号的各功能模块和顶层原理图； 2、 利用实验板上的TLC7259转换器，将1中得到的正弦信号，通过D/A转换，通过ME5534滤波后在示波器上观察； 3、 输出波形要求： 在输入时钟频率为16KHz时，输出正弦波分辨率达到1Hz； 在输入时钟频率为4MHz时，输出正弦波分辨率达到256Hz； 4、 通过RS232C通信，实现FPGA和PC机之间串行通信，从而实现用PC机改变频率控制字，实现对输出正弦波频率的控制。
上传时间： 2013-09-06
上传用户：zhuimenghuadie
解决ORCAD无法输出网表问题
上传时间： 2013-09-09
上传用户：sz_hjbf
protel专业级输出gerber文件详细说明
上传时间： 2013-09-11
上传用户：digacha
protel电路图中文输出.可以在英文版本的protel中产生中文字样,并且可以设置大小,具体那一层
上传时间： 2013-09-13
上传用户：stst
这个教程的设计是为了为你提供一个怎样建立一张原理图、从PCB更新设计信息以及产生生产输出文件的预览。
上传时间： 2013-09-18
上传用户：Miyuki
