LTC1446是一种采用12位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、12位A/D转换器、数据寄存器以及控制逻辑电路。LTC1446每25uS重复一次“输入——转换——输出”。器件有两个控制输入：DIN CLK和片选（CS）。 内部系统时钟和DIN CLK可独立使用。应用电路的设计只需利用时钟启动转换或读出转换结果。当CS为高电平时， Dout处于高阻态且DIN时钟被禁止。
上传时间： 2014-01-23
上传用户：450976175
实现同一个时钟输入,可以实现多分频,在一个时钟的驱动下
上传时间： 2014-01-17
上传用户：evil
VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3
上传时间： 2016-01-26
上传用户：wangchong
实现D触发器的基本功能,D触发器的功能是时钟信号为上升沿时检测输入信号并将其赋值给输出信号并维持到下一个上升沿(压缩包内为所有MAXPLUS2程序)
上传时间： 2014-01-17
上传用户：lizhizheng88
包含了电子时钟的主要功能,输入CLK为1KHZ,输出为动态扫描8段CLD显示.有闹铃,正点报时,时间调整.调整时能够闪烁显示.本时钟为24小时制.课程设计优秀通过.运行平台:MAX+PLUS2.
上传时间： 2016-03-06
上传用户：nanxia
数字时钟.在基于单片机系统的数字钟电路中,输入装置是按键开关.
上传时间： 2016-04-21
上传用户：h886166
UART 处理的是并行数据转换为串行信号和串行信号转换为并行数据。现有的时钟不精确,这就需要用一个远高于波特率的本地时钟信号对输入信号不断采样,以不断让接收器与发送器保持同步。
上传时间： 2014-09-03
上传用户：xcy122677
一个QEP电路的verilog代码。输入信号是光电编码器的A相和B相信号和一个处理时钟，输出的是计数信号和方向信号。
上传时间： 2014-01-21
上传用户：wangdean1101
程序补充说明：时钟输入：在每个时钟的正沿或负沿对数据进行处理。时钟的正沿有效还是负沿有效，是由always敏感表中的posedge或negedge决定的
上传时间： 2014-01-13
上传用户：wang5829
时钟信号输入端，要求编制一个顶层文件，产生具有自动加一功能的地址加法器
上传时间： 2016-07-15
上传用户：凌云御清风
