485总线通讯方式分析,主要是让大家了解485总线通讯原理
上传时间： 2013-06-27
上传用户：trepb001
低电压输入高电压输出的直流变换器被广泛地应用在太阳能光伏发电系统、风能发电系统、燃料电池系统、车载逆变器电源等电力电子装置中。随着电力电子技术的发展，对该类型的变换器也提出了更高的要求。 本文主要针对中小功率的升压变换器，对串联谐振软开关推挽电路进行了研究分析及实验。 文章首先对理想工作条件下的串联谐振软开关推挽电路进行理论、仿真分析，并通过实验验证了电路损耗小、效率高的特性。三种不同的控制方案：导通时间固定、关断时间变化的PFM调制方式，导通时间变化、关断时间固定的PFM调制方式，PWM调制方式，被分别应用到电路中。通过理论、仿真以及实验研究，比较分析了三种控制方案的优缺点，特别是对软开关特性、输出电压调节及适用范围等问题做了细致分析。文章还对应用在串联谐振软开关推挽电路中的变压器作了一定研究分析。根据变压器的机理，对该电路中特有变压器的高变比问题和漏感问题展开分析，并提出工艺和设计原理上的相应的解决方案。 为进一步实现能量的高效转换，提出了基于双变压器结构拓扑的串联谐振软开关推挽电路，并进行了有关理论分析、仿真和实验研究。同单变压器电路相比，该电路具有开关损耗小、变压器损耗小、效率更高的优点，实验结果充分验证了以上结论。
上传时间： 2013-04-24
上传用户：关外河山
近些年来，随着电力电子技术的发展，电力电子系统集成受到越来越多的关注，其中标准化模块的串并联技术成为研究热点之一。输入并联输出串联型(Input-Parallel and Output-Series，IPOS)组合变换器适用于大功率高输出电压的场合。 要保证IPOS组合变换器正常工作，必须保证其各模块的输出电压均衡。本文首先揭示了IPOS组合变换器中每个模块输入电流均分和输出电压均分之间的关系，在此基础上提出一种输出均压控制方案，该方案对系统输出电压调节没有影响。选择移相控制全桥(Full-Bridge，FB)变换器作为基本模块，对n个全桥模块组成的IPOS组合变换器建立小信号数学模型，推导出采用输出均压控制方案的IPOS-FB系统的数学模型，该模型证明各模块输出均压闭环不影响系统输出电压闭环的调节，给出了模块输出均压闭环和系统输出电压闭环的补偿网络参数设计。对于IPOS组合变换器，采用交错控制，由于电流纹波抵消效应，输入滤波电容容量可大大减小；由于电压纹波抵消作用，在相同的系统输出电压纹波下，各模块的输出滤波电容可大大减小，由此可以提高变换器的功率密度。 根据所提出的输出均压控制策略，在实验室研制了一台由两个1kW全桥模块组成的IPOS-FB原理样机，每个模块输入电压为270V，输出电压为180V。并进行了仿真和实验验证，结果均表明本控制方案是正确有效的。
上传时间： 2013-06-17
上传用户：cwyd0822
各类交流电源在产品开发过程中都需要进行长时间的带载测试，以检验其电气性能。传统使用电阻、电感和电容这类无源元件作为负载的测试方法存在参数调节不方便、发热量大、耗能等诸多缺点。为克服传统测试方法的不足，本文研究了一种带能量回馈功能的交流电子负载装置，采用交直交变换结构，由具有公共直流母线的两级电压型PWM整流器组成。通过控制前级PWM整流器的输入功率因数，在其输入端模拟不同阻抗特性的负载；后级PWM整流器工作在并网逆变状态，将被测试电源发出的电能回馈至电网进行循环利用。 交流电子负载属于一种测试设备，需要实现用户交互、通讯、监控等功能，因此采用了以DSP芯片为核心的数字控制方案。本文首先探讨了数字控制技术对变换器性能的影响，重点讨论了当数字脉宽调制器精度不足时会引起输出产生极限环振荡的问题。分析了极限环振荡产生的原因，并以BUCK、BOOST和BUCK-BOOST三种基本变换器的数字控制器设计为例，推导出了为避免极限环振荡，数字脉宽调制器应满足的最小精度要求。在MATLAB中建立了数字控制器的仿真模型，设计了一台数字控制BUCK变换器实验样机，仿真和实验结果验证了理论分析的正确性。 根据处理电能方式的不同，交流电子负载可分为能量消耗型和能量回馈型两大类。本文首先针对交流电源产品的功能性测试应用场合，提出了一种新的能量消耗型交流电子负载结构和相应的控制方法。然后重点介绍了能量回馈型交流电子负载的工作原理及其控制策略。分析了功率电路中主要元件参数的选取方法。其中，对工作在任意功率因数情况下的单相PWM整流器中交流滤波电感的取值作了重点讨论。在Saber软件中建立了系统的仿真模型，设计了一台以TMS320F2812 DSP芯片为控制核心的能量回馈型交流电子负载原理样机，仿真和实验结果验证了系统方案的可行性和正确性。最后针对交流电子负载的并网能量回馈功能，初步分析了一种基于正反馈思想的并网系统孤岛检测方法，并进行了仿真验证。
上传时间： 2013-07-29
上传用户：zlf19911217
一本很好的汇编语言教程，跟大家一起分享 课程介绍 第1章 预备知识 1.1 汇编语言的由来及其特点 1 机器语言 2 汇编语言 3 汇编程序 4 汇编语言的主要特点 5 汇编语言的使用领域 1.2 数据的表示和类型 1 数值数据的表示 2 非数值数据的表示 3 基本的数据类型 1.3 习题 第2章 CPU资源和存储器 2.1 寄存器组 1 寄存器组 2 通用寄存器的作用 3 专用寄存器的作用 2.2 存储器的管理模式 1 16位微机的内存管理模式 2 32位微机的内存管理模式 2.3 习题 第3章 操作数的寻址方式 3.1 立即寻址方式 3.2 寄存器寻址方式 3.3 直接寻址方式 3.4 寄存器间接寻址方式 3.5 寄存器相对寻址方式 3.6 基址加变址寻址方式 3.7 相对基址加变址寻址方式 3.8 32位地址的寻址方式 3.9 操作数寻址方式的小结 3.10 习题 第4章 标识符和表达式 4.1 标识符 4.2 简单内存变量的定义 1 内存变量定义的一般形式 2 字节变量 3 字变量 4 双字变量 5 六字节变量 6 八字节变量 7 十字节变量 4.3 调整偏移量伪指令 1 偶对齐伪指令 2 对齐伪指令 3 调整偏移量伪指令 4 偏移量计数器的值 4.4 复合内存变量的定义 1 重复说明符 2 结构类型的定义 3 联合类型的定义 4 记录类型的定义 5 数据类型的自定义 4.5 标号 4.6 内存变量和标号的属性 1 段属性操作符 2 偏移量属性操作符 3 类型属性操作符 4 长度属性操作符 5 容量属性操作符 6 强制属性操作符 7 存储单元别名操作符 4.7 表达式 1 进制伪指令 2 数值表达式 3 地址表达式 4.8 符号定义语句 1 等价语句 2 等号语句 3 符号名定义语句 4.9 习题 第5章 微机CPU的指令系统 5.1 汇编语言指令格式 1 指令格式 2 了解指令的几个方面 5.2 指令系统 1 数据传送指令 2 标志位操作指令 3 算术运算指令 4 逻辑运算指令 5 移位操作指令 6 位操作指令 7 比较运算指令 8 循环指令 9 转移指令 10 条件设置字节指令 11 字符串操作指令 12 ASCII-BCD码调整指令 13 处理器指令 5.3 习题 第6章 程序的基本结构 6.1 程序的基本组成 1 段的定义 2 段寄存器的说明语句 3 堆栈段的说明 4 源程序的结构 6.2 程序的基本结构 1 顺序结构 2 分支结构 3 循环结构 6.3 段的基本属性 1 对齐类型 2 组合类型 3 类别 4 段组 6.4 简化的段定义 1 存储模型说明伪指令 2 简化段定义伪指令 3 简化段段名的引用 6.5 源程序的辅助说明伪指令 1 模块名定义伪指令 2 页面定义伪指令 3 标题定义伪指令 4 子标题定义伪指令 6.6 习题 第7章 子程序和库 7.1 子程序的定义 7.2 子程序的调用和返回指令 1 调用指令 2 返回指令 7.3 子程序的参数传递 1 寄存器传递参数 2 存储单元传递参数 3 堆栈传递参数 7.4 寄存器的保护与恢复 7.5 子程序的完全定义 1 子程序完全定义格式 2 子程序的位距 3 子程序的语言类型 4 子程序的可见性 5 子程序的起始和结束操作 6 寄存器的保护和恢复 7 子程序的参数传递 8 子程序的原型说明 9 子程序的调用伪指令 10 局部变量的定义 7.6 子程序库 1 建立库文件命令 2 建立库文件举例 3 库文件的应用 4 库文件的好处 7.7 习题 第8章 输入输出和中断 8.1 输入输出的基本概念 1 I/O端口地址 2 I/O指令 8.2 中断 1 中断的基本概念 2 中断指令 3 中断返回指令 4 中断和子程序 8.3 中断的分类 1 键盘输入的中断功能 2 屏幕显示的中断功能 3 打印输出的中断功能 4 串行通信口的中断功能 5 鼠标的中断功能 6 目录和文件的中断功能 7 内存管理的中断功能 8 读取和设置中断向量 8.4 习题 第9章 宏 9.1 宏的定义和引用 1 宏的定义 2 宏的引用 3 宏的参数传递方式 4 宏的嵌套定义 5 宏与子程序的区别 9.2 宏参数的特殊运算符 1 连接运算符 2 字符串整体传递运算符 3 字符转义运算符 4 计算表达式运算符 9.3 与宏有关的伪指令 1 局部标号伪指令 2 取消宏定义伪指令 3 中止宏扩展伪指令 9.4 重复汇编伪指令 1 伪指令REPT 2 伪指令IRP 3 伪指令IRPC 9.5 条件汇编伪指令 1 条件汇编伪指令的功能 2 条件汇编伪指令的举例 9.6 宏的扩充 1 宏定义形式 2 重复伪指令REPEAT 3 循环伪指令WHILE 4 循环伪指令FOR 5 循环伪指令FORC 6 转移伪指令GOTO 7 宏扩充的举例 8 系统定义的宏 9.7 习题 第10章 应用程序的设计 10.1 字符串的处理程序 10.2 数据的分类统计程序 10.3 数据转换程序 10.4 文件操作程序 10.5 动态数据的编程 10.6 COM文件的编程 10.7 驻留程序 10.8 程序段前缀及其应用 1 程序段前缀的字段含义 2 程序段前缀的应用 10.9 习题 第11章 数值运算协处理器 11.1 协处理器的数据格式 1 有符号整数 2 BCD码数据 3 浮点数 11.2 协处理器的结构 11.3 协处理器的指令系统 1 操作符的命名规则 2 数据传送指令 3 数学运算指令 4 比较运算指令 5 超越函数运算指令 6 常数操作指令 7 协处理器控制指令 11.4 协处理器的编程举例 11.5 习题 第12章 汇编语言和C语言 12.1 汇编语言的嵌入 12.2 C语言程序的汇编输出 12.3 一个具体的例子 12.4 习题 附录
上传时间： 2013-07-05
上传用户：hw1688888
蓝牙（Bluetooth）技术是近年来国外先进国家研究发展最快的短程无线通信技术之一，能够广泛地应用于工业短距离无线控制装置、近距离移动无线控制设备、机器人控制、办公自动化及多媒体娱乐设备等局部范围内无线数据传输的领域中。在我国,由于对蓝牙技术的研究还处于研究开发的初级阶段, 还没有形成蓝牙数据短距离无线通信的一套开放性应用标准。 在无线音频传输领域内，传统的基于模拟调制方式的无线音频传输由于抗干扰能力较差，传输的音频质量会受到较大的影响，而国内市场上的蓝牙音频产品仅支持单声道语音传输。所以，对基于蓝牙技术的高品质多通道音频传输技术的研究将具有一定的技术创新性，在无线音频传输领域也具有较为广阔的市场前景。 本文以嵌入式蓝牙技术与音频信号传输系统为研究开发课题，参考国外蓝牙技术协议标准,利用功能模块单元与嵌入式技术,目标是研制一种基于嵌入式开发应用的高品质双声道蓝牙无线音频传输系统。本系统通过对双声道线性模拟音源的数字化MP3编解码处理，结合基于嵌入式应用的简化后的HCI层蓝牙应用协议，实现了蓝牙信道带宽内的高品质双声道音频信号点对点的传输。 在硬件设计上，系统采用了模块化设计思想。发送端和接收端由音频处理模块、控制传输模块和无线模块三部分构成。其中，音频处理模块以MAS3587音频处理芯片为核心，负责音频信号的AD采样、MP3压缩和解压缩以及DA还原等工作；控制传输模块以MSP430F169为核心，负责MP3数据帧的高速传输以及蓝牙接口协议控制；无线模块采用蓝牙单芯片解决方案（集成蓝牙射频、基带和链路管理等），负责MP3数据帧的射频发送和接收。模块与模块之间采用工业标准接口方式连接。音频处理模块和控制传输模块之间采用DMA方式的通用并口（PIO）；控制传输模块与蓝牙模块之间采用DMA方式的通用异步串口（UART）。 在软件设计上，系统主要由蓝牙协议解释、传输控制和芯片驱动三部分构成。在蓝牙协议解释上，系统采用了基于HCI层的ACL数据包透明传输方式；在传输控制上，采用了基于通用并口（PIO）和异步串口（UART）的DMA方式高效率批量数据传输技术；芯片驱动主要指对MAS3587的基本配置。 对目标系统的测试实验采用了目前流行的音频测试虚拟仪器软件Adobe Audition 1.5。实验项目包括扫频测试、音乐测试、听觉测试、距离测试以及抗干扰测试等。实验结果表明，输入音源在经过MP3编码、发射、接收及MP3解码后，音频质量基本上没受影响，实际双声道音质接近于CD音质，而无线传输的可靠性远高于模拟无线音频传输，几乎没有断音与错音，充分体现了嵌入式蓝牙无线技术的优势。
上传时间： 2013-05-27
上传用户：稀世之宝039
PID算法自从问世以来，一直受到广泛的关注。随着现代控制理论及智能控制技术的发展，PID算法也得到了长足的发展。结合传统的PID控制算法，针对特定的控制领域，出现了一些新的控制算法，模糊PID控制算法就是在此基础上渐渐形成并凸显其控制特色。 同时随着微电子技术的发展，现场可编程逻辑器件FPGA的发展及其EDA技术的日渐成熟，为集成控制芯片开拓了广阔的发展空间。FPGA的发展为基于硬件的算法模块的实现提供了可能性，同时节省了外围的电路，使算法模块的集成度大大提高。 本文针对当前国内外在算法研究方面的热点问题，对模糊PID算法进行了深入的分析和研究。通过对汽轮机调节系统的结构分析，对其进行了数学建模。采用某汽轮机的实际设计运行参数，利用Matlab仿真软件，对该汽轮机的数学模型进行了甩负荷动态特性仿真。仿真结果表明，模糊PID可以更好地解决汽轮发电机组在甩负荷过程中由于机组转子飞升量太大而导致危急保安装置动作，使得汽轮发电机组意外停机的问题，能够保证汽轮发电机组在意外甩负荷时机组正常的机械运转。根据模糊控制理论的特点及EDA技术和FPGA可编程逻辑器件的发展现状，提出了在FPGA上实现模糊PID算法的具体实现方案。在综合分析算法特性的基础上，选择Altera公司生产的CycloneⅡ系列中的EP2C35F672C6作为目标芯片，利用分层模块化设计思想，在Altera公司提供的QuartusⅡ开发环境中，利用原理图设计输入和VHDL设计输入相结合的方式实现了模糊PID控制算法，同时分别对实现的各个功能模块和整个算法模块进行了功能时序仿真。根据仿真结果分析，该设计实现了的模糊PID控制功能。 该控制算法模块的FPGA实现很好的避免了因CPU或者其它问题导致算法程序跑飞、程序死循环、复位不可靠等问题，提高了控制的可靠性。同时加强了模块的通用性，减少了系统硬件开发周期，节省了外围设备的电路，降低了设计开发成本。
上传时间： 2013-07-21
上传用户：thinode
卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同，因此设计可重配置的Viterbi译码器，使其能够满足多种通信系统的应用需求，具有很重要的现实意义。 本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上，重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法，节省了资源；加比选模块使用全并行结构保证处理速度；幸存路径管理模块使用3指针偶算法的流水线结构，大大提高了译码速度。在Xilinx ISE8.2i环境下，用VHDL硬件描述语言编写程序，实现(2，1，7)卷积码的Viterbi译码器。在(2，1，7)卷积码译码器基础上，扩展了Viterbi译码器的通用性，使其能够对不同的卷积码译码。译码器根据不同的工作模式，可以对(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四种广泛运用的卷积码译码，并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路，生成测试Viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证，Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器，译码器运行稳定可靠。最后，使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析，仿真结果表明，在同等条件下，本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。
上传时间： 2013-06-24
上传用户：myworkpost
现场可编程门阵列(FPGA，Field Programmable Gate Array)是可编程逻辑器件的一种，它的出现是随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中。现在，FPGA已广泛地运用于通信领域、消费类电子和车用电子。 本文中涉及的I/O端口模块是FPGA中最主要的几个大模块之一，它的主要作用是提供封装引脚到CLB之间的接口，将外部信号引入FPGA内部进行逻辑功能的实现并把结果输出给外部电路，并且根据需要可以进行配置来支持多种不同的接口标准。FPGA允许使用者通过不同编程来配置实现各种逻辑功能，在IO端口中它可以通过选择配置方式来兼容不同信号标准的I/O缓冲器电路。总体而言，可选的I/O资源的特性包括：IO标准的选择、输出驱动能力的编程控制、摆率选择、输入延迟和维持时间控制等。 本文是关于FPGA中多标准兼容可编程输入输出电路(Input/Output Block)的设计和实现，该课题是成都华微电子系统有限公司FPGA大项目中的一子项，目的为在更新的工艺水平上设计出能够兼容单端标准的I/O电路模块；同时针对以前设计的I/O模块不支持双端标准的缺点，要求新的电路模块中扩展出双端标准的部分。文中以低压双端差分标准(LVDS)为代表构建双端标准收发转换电路，与单端标准比较，LVDS具有很多优点： (1)LVDS传输的信号摆幅小，从而功耗低，一般差分线上电流不超过4mA，负载阻抗为100Ω。这一特征使它适合做并行数据传输。 (2)LVDS信号摆幅小，从而使得该结构可以在2.5V的低电压下工作。 (3)LVDS输入单端信号电压可以从0V到2.4V变化，单端信号摆幅为400mV，这样允许输入共模电压从0.2V到2.2V范围内变化，也就是说LVDS允许收发两端地电势有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工艺，辅助Xilinx公司FPGA开发软件ISE，设计完成了可以用于Virtex系列各低端型号FPGA的IOB结构，它有灵活的可配置性和出色的适应能力，能支持大量的I/O标准，其中包括单端标准，也包括双端标准如LVDS等。它具有适应性的优点、可选的特性和考虑到被文件描述的硬件结构特征，这些特点可以改进和简化系统级的设计，为最终的产品设计和生产打下基础。设计中对包括20种IO标准在内的各电器参数按照用户手册描述进行仿真验证，性能参数已达到预期标准。
上传时间： 2013-05-15
上传用户：shawvi
数字存储示波器在仪器仪表领域中占有重要的地位，应用范围相当广泛，所以对示波器的研制有重要的理论和实际意义。本文针对数字存储示波器的设计进行了深入的研究，旨在研制出100MHz带宽的数字存储示波器。 从各个方面考虑，选用了DSP、FPGA和单片机的方案来设计整个系统。整个系统采用单通道的方式。信号进来首先经过前端的调理电路把信号电压调整到AD的输入电压范围之内，这里调理电路主要是由信号衰减电路和信号放大电路所组成。调理后的信号再送到AD变换电路里面完成信号的数字化。然后把AD转换后的数据送到FPGA中，并把数据保存到FPGA中的FIFO中，FPGA中的电路主要包括有FIFO、触发系统、峰值检测、时基电路等。 DSP处理器主要是用来从FIFO中提取数据并进行相应的处理。因为DSP运算速度快，所以本文利用DSP来完成滤波和波形重建的时候的插值算法等功能。然后DSP利用其多缓冲串口把数据送到单片机，单片机把从DSP中发送过来的数据显示到LCD上，同时利用单片机来管理键盘等功能。在软件方面主要完成了程序的一些初始化驱动，比如说是FLASH驱动、LCD驱动、DSP串口初始化、FPGA初始化等相关工作。 由于本文采用FPGA，使得数字存储示波器的设计比较灵活，容易升级。可以根据自己的需要进行相关的改进，例如对外围电路做进一步地扩展。
上传时间： 2013-04-24
上传用户：hw1688888
