数码管码表计算器,数码管码表计算器数码管码表计算器数码管码表计算器
上传时间: 2013-08-02
上传用户:极客
循环码是实际差错控制系统中常用的编码方案,具有检错纠错能力强、实现方便等特点。本文在理论分析循环码编码和译码基本原理的基础上,提出了基于单片机系统的(7,4)循环码软件实现编码、译码的方案。
上传时间: 2013-07-21
上传用户:sc965382896
可以用H.264编码解码器源码(c语言)
上传时间: 2013-07-08
上传用户:wmwai1314
单片机开发,数码管段码生成器,及其好用的小工具
上传时间: 2013-06-13
上传用户:2525775
该论文的工作主要分为两部分,第一部分是介绍与数字高清晰度电视(HDTV)码流发生器配套的信源解码板的设计与实现.信源解码板是整个码流发生器的重要组成部分,该论文在介绍相关标准MPEG-2和AC-3以及整个码流发生器功能的基础上提出了用ST公司的芯片组实现HDTV信源解码板的设计方案.论文详细分析了各个功能模块的具体设计方法以及实现时应注意的问题.目前该课题已经成功结题,各项技术指标完全符合合作单位的要求.该论文的第二部分主要是进行基于FPGA的显示器测试信号发生器的研究与开发.在对测试信号发生器所需产生的13种测试图案和所要适应的18种显示格式的介绍之后,该论文提出了以FLEX10K50为核心控制芯片的显示器测试信号发生器的设计方案.该论文详细讨论了FPGA设计中各个功能模块的划分和设计实现方法,并介绍了对FLEX10K50进行配置的方法.
上传时间: 2013-04-24
上传用户:yoleeson
本文以Turbo码译码器的FPGA实现为目标,对Turbo码的迭代译码算法及用硬件语言实现其译码算法进行了深入研究。 本文首先在理论上对Turbo码的编译码原理进行了深入的研究,并用C语言对其MAP译码算法进行了验证仿真,接着就Turbo码MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和测试。随后本文就一些对MAP译码性能起着重要影响的参数也用C程序做了仿真对比。 最后,考虑到硬件实现的简化,MAX-Log-MAP算法成为了本文的硬件实现方案。本文采用了模块化设计,在对各个模块进行设计的基础上提出了一些改进的方案,对Turbo码编码器设计中的同步问题进行了改进,对分块并行Turbo码译码算法的硬件实现进行了研究。在设计中综合运用了“自顶向下”和“自下而上”的设计方去,通过功能模块分割,合理设置系统参数,并通过模块之间的参数传递,使Turbo码编译码器具有较好的灵活性。
上传时间: 2013-04-24
上传用户:wengtianzhu
在通信系统中,人们一直致力于信息传输的有效性和可靠性的研究,信道纠错编码技术一直是人们研究的重点。1993年,Turbo码的提出,以其接近Shannon极限的优异的译码性能在编码界引起了轰动,并成为研究纠错编码的热点课题。经过十几年的研究和发展,目前,Turbo码已经走向了实用化的道路,如何用硬件实现有效的Turbo码编译码器成为了人们研究的重点。 论文以基于FPGA实现Turbo码译码器为研究目标,首先分析了Turbo码的基本编译码原理和3GPP标准的Turbo码编码结构和交织算法。然后重点分析了MAP译码算法,Log-MAP译码算法和:Max-Log-MAP译码算法,并对三种译码算法进行了详细的理论推导和计算复杂度的定量分析比较,对影响Turbo码译码性能的主要因素进行了MATLB仿真分析。 论文在深入分析比较上述三种译码算法的基础之上,选择Max-Log-MAP译码算法进行了Turbo码译码器的FPGA设计实现。主要针对FPGA实现的数据量化、定点数据表示方式、Max-Log-MAP算法子译码器关键运算单元的FPGA设计和基于3GPP标准的Turbo码译码器的内交织的FPGA设计进行了深入研究,完成了固定译码长度的Turbo码译码器的FPGA设计实现,并利用ModelSim和MATLAB分别对译码器进行了功能时序验证和FPGA定点仿真测试。
上传时间: 2013-07-09
上传用户:caixiaoxu26
汉字ASCII码-Unicode码转化器(转换工具)
上传时间: 2013-07-16
上传用户:hustfanenze
JPEG2000是由ISO/ITU-T组织下的IECJTC1/SC29/WG1小组制定的下一代静止图像压缩标准,其优良的压缩特性使得它将具有广泛的应用领域。JPEG2000算法非常复杂,图像编码过程占用了大量的处理器时间开销和内存开销,因而通过对JPEG2000算法进行优化并采用硬件电路来实现JPEG2000标准的部分或全部内容,对加快编码速度从而扩展其应用领域有重要的意义。 本文的研究主要包括两方面的内容,其一是JPEG2000算术编码器算法的研究与硬件设计,其二是JPEG2000码率控制算法的研究与优化算法的设计。在研究算术编码器过程中,首先研究了JPEG2000中基于上下文的MQ算术编码器的编码原理和编码流程,之后采用有限状态机和二级流水线技术,并在不影响关键路径的情况下通过对算术编码步骤优化采用硬件描述语言对算术编码器进行了设计,并通过了功能仿真与综合。实验证明该设计不但编码速度快,而且流水线短,硬件设计的复杂度低且易于控制。 在研究码率控制算法过程中,首先结合率失真理论建立了算法的数学模型,并验证了该算法的有效性,之后深入分析了该数学模型的实现流程,找出影响算法效率的关键路径。在对算法优化时采用黄金分割点算法代替原来的二分查找法,并使用了码块R-D斜率最值记忆和码率误差控制算法。实验证明,采用优化算法在增加少量系统资源的情况下使得计算效率提高了60%以上。之后,分析了率失真理论与JPEG2000中PCRD-opt算法的具体实现,又提出了一种失真更低的比特分配方案,即按照“失真/码长”值从大到小通道编码顺序进行编码,通过对该算法的仿真验证,得出在固定码率条件下新算法将产生更少的失真。
上传时间: 2013-07-13
上传用户:long14578
qq源码示例,有空自己看吧,包含一个服务器端和客户端-qq source examples
标签: 源码
上传时间: 2013-04-24
上传用户:gtf1207