在几乎所有现代通讯和计算机网络领域中，安全问题都起着非常重要的作用。随着网络应用的迅速发展，对安全的要求也逐渐加强。目前影响最大的三类公钥密码是RSA公钥密码、EIGamal公钥密码和椭圆曲线公钥密码。但超椭圆曲线密码是比椭圆曲线密码更难攻破的密码体制，且可以在更小的基域上达到与椭圆曲线密码相同的安全程度。虽然超椭圆曲线密码体制在理论上已经基本成熟，但由于它的计算复杂性大，所以在具体实现上还需要进一步研究。实现超椭圆曲线密码系统，对于增强信息系统的安全性和研究更高强度的加密系统都有着重要的理论意义和较高的应用价值，相信超椭圆曲线密码系统将会有更好的应用前景。 对于密码系统，我们希望它占用的空间更少，实现的时间更短，安全性更高。论文研究超椭圆曲线密码中的加密算法，对主要算法进行实现比较并提出软硬协调思想实现超椭圆曲线密码系统就是为了达到这个目标。 论文先介绍了超椭圆曲线密码系统中有限域上的两个核心运算——有限域乘法运算和有限域求逆运算。对有限域乘法运算的全串行算法和串并混合算法在FPGA上用VHDL语言进行了实现，并对它们的结果进行对比，重点在于对并行度不同的串并混合算法进行实现比较，找到面积和速度的最佳结合点。通过对算法的实现和比较，发现理论上面积和速度协调性较好的8位串并混合算法在实际中协调性并不是很好，最终得出结论，在所做实验的四种情况中，面积和速度协调性较好的算法是4位串并混合算法。随后论文对有限域求逆运算的三种算法在FPGA上用VHDL语言进行实现比较，找到单独实现有限域求逆运算较好的算法(MIMA域求逆算法)和可以与域乘法运算相结合的算法(使用域乘法求逆的算法)，为软硬协调实现超椭圆曲线系统思想的提出打下基础。 论文然后提出了软硬协调的方法实现超椭圆曲线系统的思想，并对整个系统进行了软硬件部分的划分。通过分析，将标量乘算法，除子算法和多项式环算法划分到软件部分，并对其中的标量乘运算进行了详细的分析介绍，将有限域算法归于硬件部分并对其进行了简单描述。在最后对全文进行总结，提出进一步需要开展的工作。
上传时间： 2013-04-24
上传用户：zl123！@#
LDPC(Low Density Parity Check)码是一类可以用非常稀疏的校验矩阵或二分图定义的线性分组纠错码，最初由Gallager发现，故亦称Gallager码.它和著名Turbo码相似，具有逼近香农限的性能，几乎适用于所有信道，因此成为近年来信道编码界研究的热点。 LDPC码的奇偶校验矩阵呈现稀疏性，其译码复杂度与码长成线性关系，克服了分组码在长码长时所面临的巨大译码计算复杂度问题，使长编码分组的应用成为可能。而且由于校验矩阵的稀疏特性，在长的编码分组时，相距很远的信息比特参与统一校验，这使得连续的突发差错对译码的影响不大，编码本身就具有抗突发差错的特性。 本文首先介绍了LDPC码的基本概念和基本原理，其次，具体介绍了LDPC码的构造和各种编码算法及其生成矩阵的产生方法，特别是准循环LDPC码的构造以及RU算法、贪婪算法，并在此基础上采用贪婪算法对RU算法进行了改进。 最后，选用Altera公司的Stratix系列FPGA器件EPls25F67217，实现了码长为504的基于RU算法的LDPC编码器。在设计过程中，为节省资源、提高速度，在向量存储时采用稀疏矩阵技术，在向量相加时采用通过奇校验直接判定结果的方法，在向量乘法中，采用了前向迭代方法，避开了复杂的矩阵求逆运算。结果表明，该编码器只占用约10％的逻辑单元，约5％的存储单元，时钟频率达到120MHz，数据吞吐率达到33Mb/s，功能上也满足编码器的要求。
上传时间： 2013-06-09
上传用户：66wji
卫星导航定位系统可以为公路、铁路、空中和海上的交通运输工具提供导航定位服务。它能够军民两用，战略作用与商业利益并举。只要持有便携式接收机，则无论身处陆地、海上还是空中，都能收到卫星发出的特定信号。接收机选取至少四颗卫星发出的信号进行分析，就能确定接收机持有者的位置。 GPS导航定位接收机的理论基础即是扩频通信理论，扩频通信技术与常规的通信技术相比，具有低截获率，强抗噪声，抗干扰性，具有信息隐蔽和多址通信等特点，目前己从军事领域向民用领域迅速发展，成为进入信息时代的高新技术通信传输方式之一。扩频通信技术中，最常见的是直接序列扩频通信(DSSS)系统，本文所研究的就是这一类系统。 目前在卫星信号的捕获上一般使用两种方法：顺序捕获方法(时域法，基于大规模并行相关器)和并行捕获方法(频域法，基于FFT)。本文在第二章分别分析了现有顺序捕获和并行捕获技术的原理，并给出了它们的优缺点。 本文第三章对长码的直接捕获进行了深入的研究，基于对国内外相关文献中长码直捕方法的分析与对比，并且结合在实际过程中硬件资源需求的考虑，应用了基于分段补零循环相关和FFT搜索频偏的直捕方法。此方法大大减少了计算量，加快了信号捕获的速度。本方法利用FFT实现接收信号与本地长码的并行相关，同时完成频偏的搜索，将传统的二维搜索转换为并行的一维搜索，从而能快速实现长码捕获。 GPS信号十分微弱，灵敏度低，在战场环境下，GPS接收机会面临各种人为的干扰。如何从复杂的干扰信号中实现对GPS信号的捕获，即抗干扰技术的研究，是GPS也是本文研究一个的方面。第四章即研究了GPS接收机干扰抑制算法，在强干扰环境下，需要借助信号处理技术在不增加信号带宽的条件下提高系统的抗干扰能力，以保证后续捕获跟踪模块有充足的处理增益。 本文在第五章给出了GPS接收机长码捕获以及干扰抑制的FPGA实现方案，并对各主要子模块进行了详细地分析。基本型接收机中长码捕获采用频域方法，选用Altera StratixⅡ EP2S180芯片实现；抗干扰型接收机中选用Xilinx xc4vlx100芯片。实现了各模块的单独测试和整个系统的联调，通过联调验证，本文提出的长码直接捕获方法正确、可行。 本文提出的长码直捕方法可以在不需要C/A码辅助捕获下完成对长码的直接捕获，可以应用于GPS接收机，监测站接收机的同步等，对我国自主研发导航定位接收机也有重大的现实及经济意义。
上传时间： 2013-06-18
上传用户：wang5829
随着计算机科学在人机交互领域的极大发展，作为人脸信息处理中的一项关键技术，人脸检测现在已经成为模式识别，计算机视觉和人机交互领域不可缺少的一部分。但是，人脸检测算法存在计算量大、速度慢等缺点。软件实现方式无法达到实时处理要求，而现有的硬件实现需要占用大量硬件资源。 本文针对现有人脸检测硬件实现的缺点，通过对Adaboost算法和现有硬件结构的分析，提出了双流水线硬件检测架构：扫描窗口流水线、特征向量流水线。并在Vertex-II Pro FPGA平台验证成功，达到实时检测的标准。具体工作和创新点包括如下几点： 介绍了人脸检测的原理以及人脸检测经典算法。其中，详细介绍了Adaboost算法。 对现有的结构进行详细分析。指出现有各架构的缺点，即资源占用多，检测速度慢。针对这两个问题，本文提出了一个适合嵌入式应用的扫描窗口、特征向量双流水线检测硬件架构，详细说明了该架构的工作原理，并在该架构基础上，通过加入预测加载技术，进一步提高检测速度。随后，采用存储器访问效率，架构内部存储单元大小，检测时间长短，运算单元数量四个标准，详细比较了新架构和现有架构的差别，显示出新架构的优势。 基于提出的架构，给出了Adaboost人脸检测系统的VLSI实现方案。本文中，采用自顶向下的设计方法将人脸检测系统分成若干个子模块，然后对每个子模块进行详细的设计和说明，给出了每个子模块的硬件架构、状态转换以及verilog实现后的仿真波形。 采用Xilinx公司的VII Pro FPGA开发板完成人脸检测系统的硬件验证。FPGA验证结果表明对于QCIF分辨率的视频图像，人脸检测系统能够达到50fps的检测速度，满足实时检测的要求。
上传时间： 2013-06-15
上传用户：1193169035
H.264/AVC是国际电信联盟与国际标准化组织/国际电工委员会联合推出的活动图像编码标准，简称H.264。作为最新的国际视频编码标准，H.264/AVC与MPEG-4、H.263等视频编码标准相比，性能有了很大的提高，并已在流媒体、数字电视、电话会议、视频存储等诸多领域得到广泛的应用。 本论文的研究课题是基于H.264/AVC视频编码标准的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自适应可变长编码)编码算法研究及FPGA实现。对于变换后的熵编码，H.264/AVC支持两种编码模式：基于上下文的可变长编码(CAVLC)和基于上下文的自适应算术编码(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，尽管CAVLC算法也是采用了VLC编码，但是同以往标准不同，它所有的编码都是基于上下文进行。这种方法比传统的查单一表的方法提高了编码效率，但也增加了设计上的困难。 作者在全面学习H.264/AVC协议和深入研究CAVLC编码算法的基础上，确定了并行编码的CAVLC编码器结构框图，并总结出了影响CAVLC编码器实现的瓶颈。针对这些瓶颈，对CAVLC编码器中的各个功能模块进行了优化设计，这些优化设计包括多参考块的表格预测法、快速查找表法、算术消除法等。最后，用Verilog硬件描述语言对所设计的CAVLC编码器进行了描述，用EDA软件对其主要功能模块进行了仿真，并在Cyclone II系列EP2C20F484的FPGA上验证了它们的功能。结果表明，该CAVLC编码器各编码单元的编码速度得到了显著提高且均能满足实时通信要求，为整个CAVLC编码器的实时通信提供了良好的基础。
上传时间： 2013-06-22
上传用户：diamondsGQ
随着图像分辨率的越来越高，软件实现的图像处理无法满足实时性的需求；同时FPGA等可编程器件的快速发展使得硬件实现图像处理变得可行。如今基于FPGA的图像处理研究成为了国内外的一个热门领域。 本文在FPGA平台上，用Verilog HDL实现了一个研究图像处理算法的可重复配置的硬件模块架构，架构包括PC机预处理和通信软件，控制模块，计算单元，存储器模块和通信适配模块五个部分。其中的计算模块负责具体算法的实现，根据不同的图像处理算法可以独立实现。架构为计算模块实现了一个可添加、移出接口，不同的算法设计只要符合该接口就可以方便的加入到模块架构中来进行调试和运行。 在硬件架构的基础上本文实现了排序滤波，中值滤波，卷积运算及高斯滤波，形态学算子运算等经典的图像处理算法。讨论了FPGA的图像处理算法的设计方法及优化策略，通过性能分析，FPGA实现图像处理在时间上比软件处理有了很大的提高；通过结果的比较，发现FPGA的处理结果达到了软件处理几乎同等的效果水平。最后本文在实现较大图片处理和图像处理窗口的大小可配置性方面做了一定程度的讨论和改进，提高了算法的可用性，同时为进一步的研究提供了更加便利的平台。 整个设计都是在ISE8.2和ModelSim第三方仿真软件环境下开发的，在xilinx的Spartan-3E XC3S500E硬件平台上实现。在软件仿真过程中利用了ISE8.2自带仿真工具和ModelSim结合使用。 本课题为制造FPGA的专用图像处理芯片做了有益的探索性研究，为实现FPGA为核心处理芯片的实时图像处理系统有着积极的作用。
上传时间： 2013-07-29
上传用户：爱顺不顺
本文对嵌入硬核的FPGA布线通道宽度分布和改进FPGA布局算法进行了研究。文章在嵌入硬核的FPGA布线通道宽度分布研究中，引入了四种架构，其布线通道宽度分布函数分别为均匀、脉冲、高斯和三角分布。通过修改VPR工具的源代码，使平台适用于具有嵌入硬核的FPGA架构，利用MCNC基准电路来测试这四种架构的性能。实验结果表明：在以网线平均长度作为指标的测试中，通道宽度均匀分布的架构具有更短的布线长度、更优的性能。
上传时间： 2013-06-01
上传用户：JGR2013
近年来，随着多媒体技术的迅猛发展，电子、计算机、通讯和娱乐之间的相互融合、渗透越来越多，而数字音频技术则是应用最为广泛的技术之一。MP3(MPEG-1 Audio LayerⅢ)编解码算法作为数字音频的解决方案，在便携式多媒体产品中得到了广泛流行。 在已有的便携式MP3系统实现方案中，低速处理器与专用硬件结合的SOC设计方案结合了硬件实现方式和软件实现方式的优点，具有成本低、升级容易、功能丰富等特点。IMDCT(反向改进离散余弦变换)是编解码算法中一个运算量大调用频率高的运算步骤，因此适于硬件实现，以降低处理器的开销和功耗，来提高整个系统的性能。 本文首先阐述了MP3音频编解码标准和流程，以及IMDCT常用的各种实现算法。在此基础上选择了适于硬件实现的递归循环实现方法，并在已有算法的基础上进行了改进，减小了所需硬件资源需求并保持了运算速度。接着提出了模块总体设计方案，结合算法进行了实现结构的优化，并在EDA环境下具体实现，用硬件描述语言设计、综合、仿真，且下载到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中，在减小硬件资源的同时快速地实现了IMDCT，经验证功能正确。
上传时间： 2013-05-31
上传用户：Minly
H.264作为新一代视频编码标准，相比上一代视频编码标准MPEG2，在相同画质下，平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构，实现灵活性极大，其规定了三个档次，每个档次支持一组特定的编码功能，并支持一类特定的应用，因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能，但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析，并统计了整个软件编码中计算量的分布。H.264中采用了率失真优化算法，提高了帧内预测编码的效率。在该算法下进行帧内预测时，为了得到一个宏块的预测模式，需要进行592次率失真代价计算。因此为了降低帧内预测模式选择的计算复杂度，本文改进了帧内预测模式选择算法。实践证明，在PSNR值的损失可以忽略不计的情况下，该算法相比原算法，帧内编码时间平均节约60﹪以上，对编码的实时性有较大帮助。 为了实现实时编码，考虑到FPGA的高效运算速度和使用灵活性，本文还研究了H.264编码器基本档次的FPGA实现。首先研究了H.264编码器硬件实现架构，并对影响编码速度，且具有硬件实现优越性的几个重要部分进行了算法研究和FPGA.实现。本文主要研究了H.264编码器中整数DCT变换、量化、Zig-Zag扫描、CAVLC编码以及反量化、逆整数DCT变换等部分。分别对这些模块进行了综合和时序仿真，并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中，进行了在线测试，验证了该系统对输入的残差数据实时压缩编码的功能。 本文对H.264编码器帧内预测模式选择算法的改进，算法实现简单，对软件编码的实时性有很大帮助。本文对在单片FPGA上实现H.264编码器做出了探索性尝试，这对H.264编码器芯片的设计有着积极的借鉴性。
上传时间： 2013-06-13
上传用户：夜月十二桥
C语言编程算法经典案例100个，可以拿来作为编程参考案例
上传时间： 2013-05-30
上传用户：15853744528
