异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构，使得系统具有良好的可扩充性。
上传时间： 2013-08-08
上传用户：13817753084
FPGA神经网络设计（影印本），全英文，很有用
上传时间： 2013-08-20
上传用户：rologne
FPGA驱动STN （16x2）的程序，没有相应的液晶屏是看不到效果的，而且不是个工程文件，只能从中学习下，驱动液晶的信号怎么来。
上传时间： 2013-08-20
上传用户：shus521
FPGA控制串行AD（AD0804）,状态机实现，可以根据该程序实现数字电压计，数字温度计的设计
上传时间： 2013-08-24
上传用户：jiiszha
proteus教程全集发布（一）----此全集基本上汇集了网络上大部分的教程、资料(isis,ares)，是学习proteus的好帮手，成为proteus高手尽在此全集中.让你爽个够
上传时间： 2013-08-26
上传用户：jx_wwq
proteus教程全集发布（四）----此全集基本上汇集了网络上大部分的教程、资料(isis,ares)，是学习proteus的好帮手，成为proteus高手尽在此全集中.让你爽个够
上传时间： 2013-08-27
上传用户：wojiaohs
采用按时间抽选的基4原位算法和坐标旋转数字式计算机（CORDIC）算法实现了一个FFT实时谱分析系统。整个设计采用流水线工作方式，保证了系统的速度，避免了瓶劲的出现；整个系统采用FPGA实现，实验表明，该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力，可以广泛地应用于数字信号处理的各个领域。
上传时间： 2013-09-01
上传用户：731140412
基于CPLD的二进制码转换为二十进制（BCD）码的电路[1].pdf
上传时间： 2013-09-03
上传用户：rtsm07
这是可编程逻辑器件（CPLD）初学者的入门级文章，仅供参考。
上传时间： 2013-09-06
上传用户：dudu121
用两片AVR（ATmega16）单片机 实现双机通信（双向，并带反馈）。开发环境为ICCAVR。文件中不但有完整的源代码，还有用PROTEUS作的仿真图。
上传时间： 2013-09-27
上传用户：m62383408
