HTML网页·Asp.Net+SQL Server 2000的学生信息 ·C语言作的图书管理系统 该程序能实 ·本人的毕业设计，获得校2005年优秀 ·学籍管理系统 系统是在VC++6.0和SQ ·通过实现经典的读者写者问题，巩固 ·学生成绩管理系统的文档 ·这是一个学生用VFP 6.0 完成的毕业 ·图书管理系统软件设计说明 一．可 ·图书馆管理系统c++完成版 ·关于H264的几篇硕士毕业论文，选取 联系站长 · 软件工厂 · 版权投诉 · 网站修改建议
上传时间： 2013-12-23
上传用户：洛木卓
讨论了基于MPEGZ压缩标准的音像资料实时采集刻录存锗系统的设计与实砚。
上传时间： 2017-08-25
上传用户：JIUSHICHEN
简要介绍无线传感器网络,给出基于MSP430F1xx 系列单片机的无线传感器网络节点制作及组网设计 方案 结合射频收发一体的NORDIC 系列芯片和新型数字传感器,设计可组建无线网络的探测节点,实 现对监测区域内相关物理信号的采集 给出组网设计中相关技术研究。通过实验表明,制作的传感器节 点在数据采集和传输过程中有较高的可靠性。
上传时间： 2013-12-17
上传用户：wang5829
操作系统课程设计,有问题可以联系我!C++代码的实先,OS课设!
上传时间： 2017-09-20
上传用户：lvzhr
0161、高频电路实训装置毕业设计论文资料
标签：
上传时间： 2014-04-09
上传用户：yuyizhixia
本科教学中HS_GC_MS综合探究型实验的设计与实
上传时间： 2019-07-14
上传用户：chen_ying993
实训项目五-基于AT89S51单片机多音阶电子琴的设计这是一份非常不错的资料，欢迎下载，希望对您有帮助！
上传时间： 2022-03-07
上传用户：ttalli
摘要：详细介绍了一种基于三菱PLC的实训系统的设计与研制。通过自己动手设计、研发实训系统，是培养良好的工程意识较强的实践能力、敏锐的创新能力的一条有效途径。
标签： plc
上传时间： 2022-07-12
上传用户：ttalli
GSM是全球使用最为广泛的一种无线通信标准，不仅在民用领域，也在铁路GSM-R等专用领域发挥着极为重要的作用。由于无线信道具有瑞利衰落和延时效应，在通信系统的收发两端也存在不完全匹配等未知因素，因此接收的信号叠加有各种误差因素的影响。GSM接收机的实现离不开系统的同步，为了得到更好的同步质量，就必须对GSM基带同步技术进行研究，选择一种最合适的同步算法。GSM的同步既有时间同步，也有频率同步。 @@ 软件无线电是当前通信领域引入注目的热点之一。长期以来，GSM的接收和解调都是由专用的ASIC芯片来完成的，通过软件来实现GSM接收机的基带算法，体现了软件无线电技术的思想，选择用它们来实现的GSM接收机具有灵活、可靠、扩展性好的优点。 @@ 论文主要讨论GSM接收机同步算法与基于FPGA和DSP的GSM接收机设计， @@ 主要内容包括： @@ 通过相关理论知识的学习，设计验证了GSM基带同步算法。对FB时间同步，讨论了包络检测和FFT变换两种不同的方法；对SB时间同步，介绍实相关和复相关两种方法；对频率同步，给出了一种对FB运用相关运算来精确估计频率误差的算法。 @@ 设计了使用GSM射频收发芯片RDA6210并通过实验室的ALTERA EP3C25FPGA开发板进行控制的GSM射频端的解决方案，论文对RDA6210的性能和控制方式进行了详细的介绍，设计了芯片的控制模块，得到了下变频后的GSM基带信号。 @@ 设计了基于RF前端+FPGA的GSM接收机方案。利用ALTERA EP2S180开发平台来完成基带数据的处理。针对ALTERA EP2S180开发平台模数转换器AD9433的特点使用THS4501设计了单独的差分运算放大器模块；设计了平台的数据存储方案并将该平台得到的基带采样数据用于同步算法的仿真。 @@ 设计了基于RF前端+DSP的GSM接收机方案。利用模数转换器AD9243、FPGA芯片和TMS320C6416TDSP芯片来完成基带数据的处理。设计了McBSP+EDMA传输的数据存储方案。 @@ 给出了接收机硬件测试的结果，从多方面验证了所设计硬件平台的可靠性。 @@关键词：GSM接收机；同步；RF； FPGA；DSP；
上传时间： 2013-07-01
上传用户：sh19831212
DDR2 SDRAM是目前内存市场上的主流内存。除了通用计算机系统外，大量的嵌入式系统也纷纷采用DDR2内存，越来越多的SoC系统芯片中会集成有DDR2接口模块。因此，设计一款匹配DDR2的内存控制器将会具有良好的应用前景。 论文在研究了DDR2的JEDEC标准的基础上，设计出DDR2控制器的整体架构，采用自项向下的设计方法和模块化的思想，将DDR2控制器划分为若干模块，并使用Verilog HDL语言完成DDR2控制器IP软核中初始化模块、配置模块、执行模块和数据通道模块的RTL级设计。根据在设计中遇到的问题，对DDR2控制器的整体架构进行改进与完善。在分析了Altera数字PHY的基本性能的基础上，设计DDR2控制器与数字PHY的接口模块。搭建DDR2控制器IP软核的仿真验证平台，针对设计的具体功能进行仿真验证，并实现在Altera Stratix II GX90开发板上对DDR2存储芯片基本读/写操作控制的FPGA功能演示。 论文设计的DDR2控制器的主要特点是： 1.支持数字PHY电路，不需要实际的硬件电路就完成DDR2控制器与DDR2存储芯片之间的物理层接口，节约了设计成本，缩小了硬件电路的体积。 2.将配置口从初始化模块中分离出来，简化了具体操作。 3.支持多个DDR2存储芯片，使得DDR2控制器的应用范围更为广阔。 4.支持DDR2的三项新技术，充分发挥DDR2内存的特性。 5.自动DDR2刷新控制，方便用户对DDR2内存的控制。
上传时间： 2013-06-10
上传用户：ynzfm
