一个很还的例子！ 可以作为毕业设计！欢迎大家下载使用
上传时间： 2017-01-28
上传用户：xiaoyunyun
设计一个n 个并发进程共享m 个系统资源的系统。进程可动态申请资源和释放资源，系统按各进程的申请动态的分配资源。要求采用银行家算法实现。
上传时间： 2014-01-12
上传用户：731140412
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现
上传时间： 2017-01-30
上传用户：dreamboy36
工厂设计一个简单的当前周的工资管理信息系统
上传时间： 2017-01-30
上传用户：bcjtao
提供一个数字秒表的EDA设计实例，内故有VHDL源代码，并有运行仿真图。
上传时间： 2014-01-25
上传用户：whenfly
大一上学期做的课程设计 一个简单的个人交友录。实现信息录入，查找，显示等功能
标签：
上传时间： 2014-01-02
上传用户：zhengjian
这是一个数据结构的课程设计的源码和相关文档说明。
上传时间： 2014-01-05
上传用户：dreamboy36
设计一个具有特定功能的数字电子钟。准确计时，以数字形式显示h、min、s 的时间。小时的计时要求为二十四进位，分和秒的计时要求为六十进位。 该电子钟上电或按键复位后能自动显示系统提示00-00-00，进入时钟准备状态；第一次按电子钟功能键，电子钟从0时0分0秒开始运行，进入时钟运行状态；再次按电子钟功能键，则电子钟进入时钟调整状态，此时可利用各调整键调整时间，调整结束后可按功能键再次进入时钟运行状态。
上传时间： 2017-02-04
上传用户：1966640071
问题描述：设计一个程序实现两个任意长的整数的求和运算。 基本要求：利用双向循环链表，设计一个实现任意长的整数进行加法运算的演示程序。要求输入和输出每四位一组，组间用逗号隔开。如：1，0000，0000，0000，0000。
上传时间： 2013-12-12
上传用户：731140412
设计一个测试程序比较几种内部排序算法的关键字比较次数和移动次数以取得直观感受。 基本要求 ：(1)对起泡排序、直接排序、简单选择排序、快速排序、希尔排序、堆排序算法进行比较； (2)待排序表的表长不小于1000，表中数据随机产生，至少用5组不同数据作比较，比较指标有：关键字参加比较次数和关键字的移动次数（关键字交换记为3次移动）； (3)输出比较结果。
上传时间： 2017-02-05
上传用户：dbs012280
