附件为NE555电路智能设计软件，是以NE555芯片为核心,设计出不同的智能控制电路的软件。 NE555为8脚时基集成电路， 各脚主要功能（集成块图在下面） 1地GND 2触发 3输出 4复位 5控制电压 6门限(阈值） 7放电 8电源电压Vcc 应用十分广泛，可装如下几种电路： 1。单稳类电路作用： 定延时，消抖动，分（倍）频，脉冲输出，速率检测等。 2。双稳类电路作用： 比较器，锁存器，反相器，方波输出及整形等。 3。无稳类电路作用： 方波输出，电源变换，音响报警，玩具，电控测量，定时等。 我们知道，555电路在应用和工作方式上一般可归纳为3类。每类工作方式又有很多个不同的电路。在实际应用中，除了单一品种的电路外，还可组合出很多不同电路，如：多个单稳、多个双稳、单稳和无稳，双稳和无稳的组合等。这样一来，电路变的更加复杂。为了便于我们分析和识别电路，更好的理解555电路，这里我们这里按555电路的结构特点进行分类和归纳，把555电路分为3大类、8种、共18个单元电路。每个电路除画出它的标准图型，指出他们的结构特点或识别方法外，还给出了计算公式和他们的用途。方便大家识别、分析555电路。下面将分别介绍这3类电路
上传时间： 2013-10-23
上传用户：qimingxing130
附件有二个文当，都是dxp2004教程 ，第一部份DXP2004的相关快捷键，以及中英文对照的意思。第二部份细致的讲解的如何使用DXP2004。 dxp2004教程第一部份： 目录 1 快捷键 2 常用元件及封装 7 创建自己的集成库 12 板层介绍 14 过孔 15 生成BOM清单 16 顶层原理图: 16 生成PCB 17 包地 18 电路板设计规则 18 PCB设计注意事项 20 画板心得 22 DRC 规则英文对照 22 一、Error Reporting 中英文对照 22 A ： Violations Associated with Buses 有关总线电气错误的各类型（共 12 项） 22 B ：Violations Associated Components 有关元件符号电气错误（共 20 项） 22 C ： violations associated with document 相关的文档电气错误（共 10 项） 23 D ： violations associated with nets 有关网络电气错误（共 19 项） 23 E ： Violations associated with others 有关原理图的各种类型的错误 (3 项 ) 24 二、 Comparator 规则比较 24 A ： Differences associated with components 原理图和 PCB 上有关的不同 ( 共 16 项 ) 24 B ： Differences associated with nets 原理图和 PCB 上有关网络不同（共 6 项） 25 C ： Differences associated with parameters 原理图和 PCB 上有关的参数不同（共 3 项） 25 Violations Associated withBuses栏 —总线电气错误类型 25 Violations Associated with Components栏 ——元件电气错误类型 26 Violations Associated with documents栏 —文档电气连接错误类型 27 Violations Associated with Nets栏 ——网络电气连接错误类型 27 Violations Associated with Parameters栏 ——参数错误类型 28 dxp2004教程第二部份 路设计自动化（ Electronic Design Automation ） EDA 指的就是将电路设计中各种工作交由计算机来协助完成。如电路图（ Schematic ）的绘制，印刷电路板（ PCB ）文件的制作执行电路仿真（ Simulation ）等设计工作。随着电子工业的发展，大规模、超大规模集成电路的使用是电路板走线愈加精密和复杂。电子线路 CAD 软件产生了， Protel 是突出的代表，它操作简单、易学易用、功能强大。 1.1 Protel 的产生及发展 1985 年 诞生 dos 版 Protel 1991 年 Protel for Widows 1998 年 Protel98 这个 32 位产品是第一个包含 5 个核心模块的 EDA 工具 1999 年 Protel99 既有原理图的逻辑功能验证的混合信号仿真，又有了 PCB 信号完整性 分析的板级仿真，构成从电路设计到真实板分析的完整体系。 2000 年 Protel99se 性能进一步提高，可以对设计过程有更大控制力。 2002 年 Protel DXP 集成了更多工具，使用方便，功能更强大。 1.2 Protel DXP 主要特点 1 、通过设计档包的方式，将原理图编辑、电路仿真、 PCB 设计及打印这些功能有机地结合在一起，提供了一个集成开发环境。 2 、提供了混合电路仿真功能，为设计实验原理图电路中某些功能模块的正确与否提供了方便。 3 、提供了丰富的原理图组件库和 PCB 封装库，并且为设计新的器件提供了封装向导程序，简化了封装设计过程。 4 、提供了层次原理图设计方法，支持“自上向下”的设计思想，使大型电路设计的工作组开发方式成为可能。 5 、提供了强大的查错功能。原理图中的 ERC （电气法则检查）工具和 PCB 的 DRC （设计规则检查）工具能帮助设计者更快地查出和改正错误。 6 、全面兼容 Protel 系列以前版本的设计文件，并提供了 OrCAD 格式文件的转换功能。 7 、提供了全新的 FPGA 设计的功能，这好似以前的版本所没有提供的功能。
上传时间： 2015-01-01
上传用户：zhyfjj
EDA （Electronic Design Automation）即“电子设计自动化”，是指以计算机为工作平台，以EDA软件为开发环境，以硬件描述语言为设计语言，以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等)，以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事，必先利其器”，因此，EDA工具在电子系统设计中所占的份量越来越高。下面就介绍一些目前较为流行的EDA工具软件。 PLD 及IC设计开发领域的EDA工具，一般至少要包含仿真器（Simulator）、综合器（Synthesizer）和配置器（Place and Routing, P&R）等几个特殊的软件包中的一个或多个，因此这一领域的EDA工具就不包括Protel、PSpice、Ewb等原理图和PCB板设计及电路仿真软件。目前流行的EDA工具软件有两种分类方法：一种是按公司类别进行分类，另一种是按功能进行划分。 若按公司类别分，大体可分两类：一类是EDA 专业软件公司，业内最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一类是PLD器件厂商为了销售其产品而开发的EDA工具，较著名的公司有Altera、Xilinx、lattice等。前者独立于半导体器件厂商，具有良好的标准化和兼容性，适合于学术研究单位使用，但系统复杂、难于掌握且价格昂贵；后者能针对自己器件的工艺特点作出优化设计，提高资源利用率，降低功耗，改善性能，比较适合产品开发单位使用。 若按功能分，大体可以分为以下三类。 (1) 集成的PLD/FPGA开发环境 由半导体公司提供，基本上可以完成从设计输入（原理图或HDL）→仿真→综合→布线→下载到器件等囊括所有PLD开发流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其优势是功能全集成化，可以加快动态调试，缩短开发周期；缺点是在综合和仿真环节与专业的软件相比，都不是非常优秀的。 (2) 综合类 这类软件的功能是对设计输入进行逻辑分析、综合和优化，将硬件描述语句（通常是系统级的行为描述语句）翻译成最基本的与或非门的连接关系（网表），导出给PLD/FPGA厂家的软件进行布局和布线。为了优化结果，在进行较复杂的设计时，基本上都使用这些专业的逻辑综合软件，而不采用厂家提供的集成PLD/FPGA开发工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真类 这类软件的功能是对设计进行模拟仿真，包括布局布线（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了门延时、线延时等的“时序仿真”（也叫“后仿真”）。复杂一些的设计，一般需要使用这些专业的仿真软件。因为同样的设计输入，专业软件的仿真速度比集成环境的速度快得多。此类软件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介绍了一些具代表性的EDA 工具软件。它们在性能上各有所长，有的综合优化能力突出，有的仿真模拟功能强，好在多数工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成开发工具，就支持多种第三方的EDA软件，用户可以在QuartusII软件中通过设置直接调用Modelsim和 Synplify进行仿真和综合。 如果设计的硬件系统不是很大，对综合和仿真的要求不是很高，那么可以在一个集成的开发环境中完成整个设计流程。如果要进行复杂系统的设计，则常规的方法是多种EDA工具协调工作，集各家之所长来完成设计流程。
上传时间： 2013-10-11
上传用户：1079836864
讨论了高速PCB 设计中涉及的定时、反射、串扰、振铃等信号完整性( SI)问题,结合CA2DENCE公司提供的高速PCB设计工具Specctraquest和Sigxp,对一采样率为125MHz的AD /DAC印制板进行了仿真和分析,根据布线前和布线后的仿真结果设置适当的约束条件来控制高速PCB的布局布线,从各个环节上保证高速电路的信号完整性。
上传时间： 2013-12-26
上传用户：niumeng16
为了在CDMA系统中更好地应用QDPSK数字调制方式，在分析四相相对移相（QDPSK)信号调制解调原理的基础上，设计了一种QDPSK调制解调电路，它包括串并转换、差分编码、四相载波产生和选相、相干解调、差分译码和并串转换电路。在MAX+PLUSⅡ软件平台上，进行了编译和波形仿真。综合后下载到复杂可编程逻辑器件EPM7128SLC84-15中，测试结果表明，调制电路能正确选相，解调电路输出数据与QDPSK调制输入数据完全一致，达到了预期的设计要求。 Abstract: In order to realize the better application of digital modulation mode QDPSK in the CDMA system， a sort of QDPSK modulation-demodulation circuit was designed based on the analysis of QDPSK signal modulation-demodulation principles. It included serial/parallel conversion circuit, differential encoding circuit, four-phase carrier wave produced and phase chosen circuit, coherent demodulation circuit, difference decoding circuit and parallel/serial conversion circuit. And it was compiled and simulated on the MAX+PLUSⅡ software platform,and downloaded into the CPLD of EPM7128SLC84-15.The test result shows that the modulation circuit can exactly choose the phase，and the output data of the demodulator circuit is the same as the input data of the QDPSK modulate. The circuit achieves the prospective requirement of the design.
上传时间： 2013-10-28
上传用户：jyycc
随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有一大部分甚至超过100MHZ。目前约80% 的设计的时钟频率超过50MHz，将近50% 以上的设计主频超过120MHz，有20%甚至超过500M。当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路信号质量仿真已经成为电子系统设计师必须采取的设计手段。只有通过高速电路仿真和先进的物理设计软件，才能实现设计过程的可控性。传输线效应基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。 · 反射信号Reflected signals · 延时和时序错误Delay & Timing errors · 过冲(上冲/下冲)Overshoot/Undershoot · 串扰Induced Noise (or crosstalk) · 电磁辐射EMI radiation
上传时间： 2013-11-05
上传用户：tzrdcaabb
通用阵列逻辑GAL实现基本门电路的设计 一、实验目的 1.了解GAL22V10的结构及其应用； 2.掌握GAL器件的设计原则和一般格式； 3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计； 4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。 二、实验原理 1. 通用阵列逻辑GAL22V10 通用阵列逻辑GAL是由可编程的与阵列、固定（不可编程）的或阵列和输出逻辑宏单元（OLMC）三部分构成。GAL芯片必须借助GAL的开发软件和硬件，对其编程写入后，才能使GAL芯片具有预期的逻辑功能。GAL22V10有10个I/O口、12个输入口、10个寄存器单元，最高频率为超过100MHz。 ispGAL22V10器件就是把流行的GAL22V10与ISP技术结合起来，在功能和结构上与GAL22V10完全相同，并沿用了GAL22V10器件的标准28脚PLCC封装。ispGAl22V10的传输时延低于7.5ns，系统速度高达100MHz以上，因而非常适用于高速图形处理和高速总线管理。由于它每个输出单元平均能够容纳12个乘积项，最多的单元可达16个乘积项，因而更为适用大型状态机、状态控制及数据处理、通讯工程、测量仪器等领域。ispGAL22V10的功能框图及引脚图分别见图1-1和1-2所示。 另外，采用ispGAL22V10来实现诸如地址译码器之类的基本逻辑功能是非常容易的。为实现在系统编程，每片ispGAL22V10需要有四个在系统编程引脚，它们是串行数据输入(SDI)，方式选择(MODE)、串行输出(SDO)和串行时钟(SCLK)。这四个ISP控制信号巧妙地利用28脚PLCC封装GAL22V10的四个空脚，从而使得两种器件的引脚相互兼容。在系统编程电源为+5V，无需外接编程高压。每片ispGAL22V10可以保证一万次在系统编程。 ispGAL22V10的内部结构图如图1-3所示。 2.编译、下载源文件 用VHDL语言编写的源程序，是不能直接对芯片编程下载的，必须经过计算机软件对其进行编译，综合等最终形成PLD器件的熔断丝文件(通常叫做JEDEC文件，简称为JED文件)。通过相应的软件及编程电缆再将JED数据文件写入到GAL芯片，这样GAL芯片就具有用户所需要的逻辑功能。 3.工具软件ispLEVER简介 ispLEVER 是Lattice 公司新推出的一套EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图文件。软件中的Constraints Editor工具允许经由一个图形用户接口选择I/O设置和引脚分配。软件包含Synolicity公司的“Synplify”综合工具和Lattice的ispVM器件编程工具，ispLEVER软件提供给开发者一个简单而有力的工具。
上传时间： 2013-11-17
上传用户：看到了没有
0RCAD全能混合电路仿真:第一部分 0rCAD环境与Capture第l章 OrCAD PSpice简介1—1 SPICE的起源1—2 OrCAD PSpice的特点1—3 评估版光盘的安装1—4 评估版的限制1—4—1 Capture CIS 9．0评估版的限制1—4—2 PSpiceA/D9．0评估版限制1—5 系统需求1—6 PSpice可执行的仿真分析1—6—1 基本分析1—6—2 高级分析1—7 Capture与PSpice名词解释1—7—1 文件与文件编辑程序1—7—2 对象、电气对象与属性1—7—3 元件、元件库与模型1—7—4 绘图页、标题区与边框1—7—5 绘图页文件夹、设计、设计快取内存1—7—6 项目与项目管理程序
上传时间： 2013-10-23
上传用户：wincoder
磁芯电感器的谐波失真分析 摘 要：简述了改进铁氧体软磁材料比损耗系数和磁滞常数ηB，从而降低总谐波失真THD的历史过程，分析了诸多因数对谐波测量的影响，提出了磁心性能的调控方向。 关键词：比损耗系数， 磁滞常数ηB ，直流偏置特性DC-Bias，总谐波失真THD Analysis on THD of the fer rite co res u se d i n i nductancShi Yan Nanjing Finemag Technology Co. Ltd., Nanjing 210033 Abstract: Histrory of decreasing THD by improving the ratio loss coefficient and hysteresis constant of soft magnetic ferrite is briefly narrated. The effect of many factors which affect the harmonic wave testing is analysed. The way of improving the performance of ferrite cores is put forward. Key words: ratio loss coefficient，hysteresis constant，DC-Bias，THD 近年来，变压器生产厂家和软磁铁氧体生产厂家，在电感器和变压器产品的总谐波失真指标控制上，进行了深入的探讨和广泛的合作，逐步弄清了一些似是而非的问题。从工艺技术上采取了不少有效措施，促进了质量问题的迅速解决。本文将就此热门话题作一些粗浅探讨。 一、 历史回顾 总谐波失真（Total harmonic distortion） ，简称THD，并不是什么新的概念，早在几十年前的载波通信技术中就已有严格要求<1>。1978年邮电部公布的标准YD/Z17－78“载波用铁氧体罐形磁心”中，规定了高μQ材料制作的无中心柱配对罐形磁心详细的测试电路和方法。如图一电路所示，利用LC组成的150KHz低通滤波器在高电平输入的情况下测量磁心产生的非线性失真。这种相对比较的实用方法，专用于无中心柱配对罐形磁心的谐波衰耗测试。 这种磁心主要用于载波电报、电话设备的遥测振荡器和线路放大器系统，其非线性失真有很严格的要求。 图中 ZD —— QF867 型阻容式载频振荡器，输出阻抗 150Ω， Ld47 —— 47KHz 低通滤波器，阻抗 150Ω，阻带衰耗大于61dB， Lg88 ——并联高低通滤波器，阻抗 150Ω，三次谐波衰耗大于61dB Ld88 ——并联高低通滤波器，阻抗 150Ω，三次谐波衰耗大于61dB FD —— 30～50KHz 放大器， 阻抗 150Ω， 增益不小于 43 dB，三次谐波衰耗b3(0)≥91 dB, DP —— Qp373 选频电平表，输入高阻抗， L ——被测无心罐形磁心及线圈， C ——聚苯乙烯薄膜电容器CMO-100V-707APF±0.5%,二只。 测量时，所配用线圈应用丝包铜电磁线SQJ9×0.12(JB661-75)在直径为16.1mm的线架上绕制 120 匝， （线架为一格） ， 其空心电感值为 318μH（误差1％） 被测磁心配对安装好后，先调节振荡器频率为 36.6～40KHz， 使输出电平值为+17.4 dB， 即选频表在 22′端子测得的主波电平 （P2）为+17.4 dB，然后在33′端子处测得输出的三次谐波电平（P3）， 则三次谐波衰耗值为：b3(+2)= P2+S+ P3 式中：S 为放大器增益dB 从以往的资料引证， 就可以发现谐波失真的测量是一项很精细的工作，其中测量系统的高、低通滤波器，信号源和放大器本身的三次谐波衰耗控制很严，阻抗必须匹配，薄膜电容器的非线性也有相应要求。滤波器的电感全由不带任何磁介质的大空心线圈绕成，以保证本身的“洁净” ，不至于造成对磁心分选的误判。 为了满足多路通信整机的小型化和稳定性要求， 必须生产低损耗高稳定磁心。上世纪 70 年代初，1409 所和四机部、邮电部各厂，从工艺上改变了推板空气窑烧结，出窑后经真空罐冷却的落后方式，改用真空炉，并控制烧结、冷却气氛。技术上采用共沉淀法攻关试制出了μQ乘积 60 万和 100 万的低损耗高稳定材料，在此基础上，还实现了高μ7000～10000材料的突破，从而大大缩短了与国外企业的技术差异。当时正处于通信技术由FDM（频率划分调制）向PCM（脉冲编码调制） 转换时期， 日本人明石雅夫发表了μQ乘积125 万为 0.8×10 ，100KHz）的超优铁氧体材料<3>，其磁滞系数降为优铁
上传时间： 2013-12-15
上传用户：天空说我在
位置敏感探测器PSD（Position Sensitive Detector PSD）具有位置分辨精度高（可达1～2 μm）、输出实时性好（响应时间约几微秒）、系统简洁的特点，在位置探测及相关领域内获得了广泛的应用；但PSD的输出信号小，易受到电路噪声的影响，若要充分发挥其性能，则需要高精度、高稳定度、低噪声的测量电路。针对PSD这种较高的使用要求，通过对其等效模型的分析，找到了影响位置分辨精度的主要因素，并提出了一种新形式的测量电路，减少了测量电路级数，降低了电路的噪声以及测量电路内部的漂移，同时具有对位置测量非线性的校正功能。采用上述原理以S1880 PSD建立的位置测量系统的位置分辨达到2～3 μm。
上传时间： 2013-11-06
上传用户：skhlm
