微机电系统（MEMS）器件的构成涉及微电子、微机械、微动力、微热力、微流体学、材料、物理、化学、生物等多个领域，形成了多能量域并交叉耦合。为其产品的建模、仿真以及优化设计带来了较大的难度。由于静电驱动的原理简单使其成为MEMS器件中机械动作的主要来源。而梳齿结构在MEMS器件中有广泛的应用：微谐振器、微机械加速度计、微机械陀螺仪、微镜、微镊、微泵等。所以做为MEMS的重要驱动方式和结构形式，静电驱动梳齿结构MEMS器件的耦合场仿真分析以及优化设计对MEMS的开发具有很重要的意义。本课题的研究对静电驱动梳齿结构MEMS器件的设计具有较大的理论研究意义。 本文的研究工作主要包括以下几个方面： 1、采用降阶宏建模技术快速求解静电梳齿驱动器静电－结构耦合问题，降阶建模被用于表示微谐振器的静态动态特性。论文采用降阶建模方法详细分析了静电梳齿驱动器的各参数对所产生静电力以及驱动位移的关系；并对静电梳齿驱动器梳齿电容结构的静电场进行分析和模拟，深入讨论了边缘效应的影响；还对微谐振器动态特性的各个模态进行仿真分析，并计算分析了前六阶模态的频率和谐振幅值。仿真结果表明降阶建模方法能够快速、准确地实现多耦合域的求解。 2、从系统角度出发考虑了各个子系统对叉指式微机械陀螺仪特性的影响，系统详细地分析了与叉指状微机械陀螺仪性能指标－灵敏度密切相关的结构特性、电子电路、加工工艺和空气阻尼，并在此分析的基础上建立了陀螺的统一多学科优化模型并对其进行多学科优化设计。将遗传算法和差分进化算法的全局寻优与陀螺仪系统级优化相结合，证实了遗传算法和差分进化算法在MEMS系统级优化中的可行性，并比较遗传算法和差分进化算法的优化结果，差分进化算法的优化结果较大地改善了器件的性能。 3、从系统角度出发考虑了各个子系统对梳齿式微加速度计特性的影响，在对梳齿式微加速度计各个学科的设计要素进行分析的基础上，对各个子系统分别建立相对独立的优化模型，采用差分进化算法和多目标遗传算法对其进行优化设计。证实了差分进化算法和多目标遗传算法对多个子系统耦合的系统级优化的可行性，并比较了将多目标转换为单目标进行优化和采用多目标进行优化的区别和结果，优化结果使器件的性能得到了改善。
上传时间： 2013-05-15
上传用户：zhangjinzj
该包内含有39个关于超声波测距仪设计文档，如（车载超声测距仪的研制，基于CAN总线通信的车用超声波测距仪设计，高准确度超声波测距仪的研制等等）有caj和kdh两种格式，使用CAJVIEWER7.0即可打开！
标签： 超声波测距仪
上传时间： 2013-07-20
上传用户：努力努力再努力
基于VHDL的数字频率计的设计（非常的实用
上传时间： 2013-06-06
上传用户：我们的船长
基于单片机的超声波测距仪LED显示电路的设计
上传时间： 2013-07-01
上传用户：杜莹12345
软件无线电思想的出现带来了接收机实现方式的革新。随着近年来软件无线电理论和应用趋于成熟与完善，软件无线电技术已经被越来越广泛地应用于无线通信系统和电子测量测试仪器中。数字下变频技术作为软件无线电的核心技术之一，在频谱分析仪中也得到了越来越普遍的应用。 本人参与的手持式频谱分析仪项目采用的是中频数字化实现方式，可满足轻巧，可重配置和低功耗的需求。数字化中频的关键部件数字下变频器DDC采用的是Intersil公司的ISL5216，这个器件和高性能FPGA共同组成手持频谱仪的数字信号处理前端。这个数字前端就手持频谱分析仪来说存在一定的局限性，ISL5216的信号处理带宽单通道为1 MHz，4个通道级联为3MHz，未能满足谱仪分析带宽日益增加的需求；系统集成度不高，ISL5216的功能要是集成到FPGA，可进一步提高系统集成度，降低物料成本和系统功耗。基于以上两个方面的考虑，现正以手持频谱分析仪项目为依托，基于Xilinx Spartan3A-DSP系列FPGA实现高速高处理带宽的DDC。 本论文首先描述了数字下变频基本理论和结构，对完成各级数字信号处理所涉及的数字正交变换、CORDIC算法、CIC、HB、多相滤波等关键算法做了适当介绍；然后介绍了当前主流FPGA的数字信号处理特性和其内部的DSP资源。接着详细描述了数控振荡器NCO、复数数字混频器MIXER、5级CIC滤波器、5级HB滤波器和255阶可编程FIR的设计和实现，并对各个模块的不同实现方式作了对比和仿真测试数据作了分析。最后介绍了所设计DDC在手持频谱分析仪中的主要应用。
上传时间： 2013-04-24
上传用户：a155166
互感器是电力系统中电能计量和继电保护中的重要设备，其精度和可靠性与电力系统的安全性、可靠性和经济运行密切相关。随着电力工业的发展，传统的电磁式互感器已经暴露出一系列的缺陷，电子式互感器能很好的解决电磁式互感器的缺点，电子式互感器逐步替代电磁式互感器代表着电力工业的发展方向。目前，国产的互感器校验仪主要是电磁式互感器校验仪，电子式互感器校验仪依赖于进口。电子式互感器的发展，使得电子式互感器校验仪的研制势在必行。 本课题依据国际标准IEC60044-7、IEC60044-8和国内标准GB20840[1].7-2007、GB20840[1].8-2007，设计了电子式互感器检验仪。该校验仪采用直接法对电子式互感器进行校验，即同时测试待校验电子式互感器和标准电磁式互感器二次侧的输出信号，比较两路信号的参数，根据比较结果完成电子式互感器的校验工作。论文首先介绍了电子式互感器结构及输出数字信号的特征，然后详细论述了电子式互感器校验仪的硬件及软件设计方法。硬件主要采用FPGA技术设计以太网控制器RTL8019的控制电路，以实现电子式互感器信号的远程接收，同时设计A/D芯片MAX125的控制电路，以实现标准电磁式互感器模拟输出的数字化。软件主要采用FPGA的SOPC技术，研制了MAX125和RTL8019的IP核，在NiosIIIDE集成开发环境下，完成对硬件电路的底层控制，运用准同步算法和DFT算法开发应用程序实现对数字信号的处理。最终完成电子式互感器校验仪的设计。 最后进行了相关的实验，所研制的电子式互感器校验仪对0.5准确级的电子式电压互感器和0.5准确级电子式电流互感器分别进行了校验，对其额定负荷的20％、100％、120％点做为测量点进行测量。经过对实验数据的处理分析可知，校验仪对电子式互感器的校验精度满足0.5％的比差误差和20’的相位差。本课题的研究为电子式互感器校验仪的研制工作提供了理论和实践依据。
上传时间： 2013-04-24
上传用户：569342831
频率是电子技术领域内的一个基本参数，同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用，直接决定系统性能的优劣。随着电子技术的发展，测频系统使用时钟的提高，测频技术有了相当大的发展，但不管是何种测频方法，±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法：检测被测信号，时基信号的相位，当相位同步时开始计数，相位再次同步时停止计数，通过相位同步来消除计数误差，然后再通过运算得到实际频率的大小。根据M/T法的测频原理，已经出现了等精度的测频方法，但是还存在±1的计数误差。因此，本文根据等精度测频原理中闸门时间只与被测信号同步，而不与标准信号同步的缺点，通过分析已有等精度澳孽频方法所存在±1个计数误差的来源，采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图，采用VHDL语言，成功的编写出了设计程序，并在MAX+PLUS Ⅱ软件环境中，对编写的VHDL程序进行了仿真，得到了很好的效果。最后，又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。
上传时间： 2013-06-05
上传用户：wys0120
本文分析了误码仪系统需求,制定出误码仪由误码测试子系统和人机界面子系统构成的总体结构图.提出采用FPGA进行误码测试子系统模块设计,提高了系统功能扩展性和系统的集成度,使用嵌入式操作系统进行系统应用软件设计提高系统实时性.研究了传统误码仪在误码测试子系统上设计方法,给出了伪随机码、人工码、误码插入、误码计算模块的设计原理,介绍了带同步保护的同步判决模块的设计方法,采用数据复合和数据分解技术,实现了高速人工码发送以及误码测试,还制定了子系统间的通信协议.设计了人机界面子系统硬件电路图,并详细介绍了人机界面子系统中显示模块、实时时钟模块、数据存储模块、串行RS232通信模块、键盘接口模块的硬件设计及其驱动程序的开发.介绍了Small RTOS51嵌入式操作系统的特点,运行条件,重要概念以及移植方法,提出了使用Small RTOS51嵌入式操作系统的原因.分析了系统应用软件需求,给出了基于Small RTOS51嵌入式操作系统任务创建方法,以及任务调度关系,详细介绍了各任务执行流程图.
上传时间： 2013-07-10
上传用户：yolo_cc
本文结合工程需要详细论述了一种数字相位计的实现方法，该方法是基于FPGA(现场可编程门阵列)芯片运用FFT(快速傅立叶变换)算法完成的。首先，从相位测量的原理出发，分析了传统相位计的缺点，给出了一种高可靠性的相位检测实用算法，其算法核心是对采集信号进行FFT变换，通过频谱分析，实现对参考信号和测量信号初相位的检测，并同时阐述了FPGA在实现数字相位计核心FFT算法中的优势。在优化的硬件结构中，利用多个乘法器并行运算的方式加快了蝶形运算单元的运算速度；内置双端口RAM、旋转因子ROM使数据存储的速度得到提高；采用了流水线的工作方式使数据的存储、运算在时间上达到匹配。整个设计采用VHDL(超高速硬件描述语言)语言作为系统内部硬件结构的描述手段，在Altera的QuartusⅡ软件支持下完成。仿真结果表明，基于FPGA实现的FFT算法无论在速度和精度上都满足了相位测量的需要，其运算64点数据仅需27.5us，最大误差在1％之内。
上传时间： 2013-06-04
上传用户：lgnf
本文介绍一种用单片机制作的脉搏测量仪，只要把手指放在传感器内，很快就可以精确测出每分钟脉搏数，测量的结果用三位数字显示出来
上传时间： 2013-04-24
上传用户：wcl168881111111
