EDAM8515A AVR单片机开发系统使用详解
上传时间： 2013-11-13
上传用户：1037540470
LM3S系列单片机JTAG口解锁应用笔记 介绍LM3S系列单片机的JTAG口被设置为GPIO后，恢复JTAG功能的方法。
上传时间： 2013-10-19
上传用户：四只眼
Keil C51使用详解Keil C51 是美国Keil Software 公司出品的51 系列兼容单片机C 语言软件开发系统，与汇编相比，C 语言在功能上、结构性、可读性、可维护性上有明显的优势，因而易学易用。用过汇编语言后再使用C 来开发，体会更加深刻。Keil C51 软件提供丰富的库函数和功能强大的集成开发调试工具，全Windows界面。另外重要的一点，只要看一下编译后生成的汇编代码，就能体会到Keil C51生成的目标代码效率非常之高，多数语句生成的汇编代码很紧凑，容易理解。在开发大型软件时更能体现高级语言的优势。下面详细介绍 Keil C51 开发系统各部分功能和使用。第二节 Keil C51 单片机软件开发系统的整体结构C51 工具包的整体结构，如图(1)所示，其中uVision 与Ishell 分别是C51 forWindows 和for Dos 的集成开发环境(IDE)，可以完成编辑、编译、连接、调试、仿真等整个开发流程。开发人员可用IDE 本身或其它编辑器编辑C 或汇编源文件。然后分别由C51 及A51 编译器编译生成目标文件(.OBJ)。目标文件可由LIB51 创建生成库文件，也可以与库文件一起经L51 连接定位生成绝对目标文件(.ABS)。ABS 文件由OH51 转换成标准的Hex 文件，以供调试器dScope51 或tScope51 使用进行源代码级调试，也可由仿真器使用直接对目标板进行调试，也可以直接写入程序存贮器如EPROM 中。图(1) C51 工具包整体结构图第三节 Keil C51 工具包的安装81. C51 for Dos在 Windows 下直接运行软件包中DOS\C51DOS.exe 然后选择安装目录即可。完毕后欲使系统正常工作须进行以下操作(设C:\C51 为安装目录)：修改 Autoexec.bat，加入path=C:\C51\BinSet C51LIB=C:\C51\LIBSet C51INC=C:\C51\INC然后运行Autoexec.bat2. C51 for Windows 的安装及注意事项：在 Windows 下运行软件包中WIN\Setup.exe，最好选择安装目录与C51 for Dos相同，这样设置最简单(设安装于C:\C51 目录下)。然后将软件包中crack 目录中的文件拷入C:\C51\Bin 目录下。第四节 Keil C51 工具包各部分功能及使用简介1. C51 与A51(1) C51C51 是C 语言编译器，其使用方法为：C51 sourcefile[编译控制指令]或者 C51 @ commandfile其中 sourcefile 为C 源文件(.C)。大量的编译控制指令完成C51 编译器的全部功能。包控C51 输出文件C.LST，.OBJ，.I 和.SRC 文件的控制。源文件(.C)的控制等，详见第五部分的具体介绍。而 Commandfile 为一个连接控制文件其内容包括：.C 源文件及各编译控制指令，它没有固定的名字，开发人员可根据自己的习惯指定，它适于用控制指令较多的场合。(2) A51A51 是汇编语言编译器，使用方法为：9A51 sourcefile[编译控制指令]或 A51 @ commandfile其中sourcefile 为汇编源文件(.asm或.a51)，而编译控制指令的使用与其它汇编如ASM语言类似，可参考其他汇编语言材料。Commandfile 同C51 中的Commandfile 类似，它使A51 使用和修改方便。2. L51 和BL51(1) L51L51 是Keil C51 软件包提供的连接/定位器，其功能是将编译生成的OBJ 文件与库文件连接定位生成绝对目标文件(.ABS)，其使用方法为：L51 目标文件列表[库文件列表] [to outputfile] [连接控制指令]或 L51 @Commandfile源程序的多个模块分别经 C51 与A51 编译后生成多个OBJ 文件，连接时，这些文件全列于目标文件列表中，作为输入文件，如果还需与库文件(.LiB)相连接，则库文件也必须列在其后。outputfile 为输文件名，缺少时为第一模块名，后缀为.ABS。连接控制指令提供了连接定位时的所有控制功能。Commandfile 为连接控制文件，其具体内容是包括了目标文件列表，库文件列表及输出文件、连接控制命令，以取代第一种繁琐的格式，由于目标模块库文件大多不止1 个，因而第2 种方法较多见，这个文件名字也可由使用者随意指定。(2) Bl51BL51 也是C51 软件包的连接/定位器，其具有L51 的所有功能，此外它还具有以下3 点特别之处：a. 可以连接定位大于64kBytes 的程序。b. 具有代码域及域切换功能(CodeBanking & Bank Switching)c. 可用于RTX51 操作系统RTX51 是一个实时多任务操作系统，它改变了传统的编程模式，甚至不必用main( )函数，单片机系统软件向RTOS 发展是一种趋势，这种趋势对于186 和38610及68K 系列CPU 更为明显和必须，对8051 因CPU 较为简单，程序结构等都不太复杂，RTX51 作用显得不太突出，其专业版软件PK51 软件包甚至不包括RTX51Full，而只有一个RTX51TINY 版本的RTOS。RTX51 TINY 适用于无外部RAM 的单片机系统，因而可用面很窄，在本文中不作介绍。Bank switching 技术因使用很少也不作介绍。3. DScope51，Tscope51 及Monitor51(1) dScope51dScope51 是一个源级调试器和模拟器，它可以调试由C51 编译器、A51 汇编器、PL/M-51 编译器及ASM－51 汇编器产生的程序。它不需目标板（for windows 也可通过mon51 接目标板），只能进行软件模拟，但其功能强大，可模拟CPU 及其外围器件，如内部串口，外部I/O 及定时器等，能对嵌入式软件功能进行有效测试。
上传时间： 2013-11-01
上传用户：zhouxuepeng1
Keil C51使用详解:8051 系列微处理器基于简化的嵌入式控制系统结构被广泛应用于从军事到自动控制再到PC 机上的键盘上的各种应用系统上仅次于Motorola 68HC11 在 8 位微控制器市场上的销量很多制造商都可提供8051 系列单片机像Intel Philips Siemens 等这些制造商给51 系列单片机加入了大量的性能和外部功能像I2C 总线接口模拟量到数字量的转换看门狗PWM 输出等不少芯片的工作频率达到40M 工作电压下降到1.5V 基于一个内核的这些功能使得8051 单片机很适合作为厂家产品的基本构架它能够运行各种程序而且开发者只需要学习这一个平台8051 系列的基本结构如下1 一个8 位算术逻辑单元2 32 个I/O 口4 组8 位端口可单独寻址3 两个16 位定时计数器4 全双工串行通信5 6 个中断源两个中断优先级6 128 字节内置RAM7 独立的64K 字节可寻址数据和代码区每个8051 处理周期包括12 个振荡周期每12 个振荡周期用来完成一项操作如取指令和计算指令执行时间可把时钟频率除以12 取倒数然后指令执行所须的周期数因此如果你的系统时钟是11.059MHz 除以12 后就得到了每秒执行的指令个数为921583
上传时间： 2014-04-05
上传用户：xaijhqx
PICC库函数详解
上传时间： 2013-11-16
上传用户：gyq
信号与系统（奥本海默）中文习题详解
上传时间： 2014-12-28
上传用户：a67818601
DSP2812寄存器详解
上传时间： 2013-11-08
上传用户：songyue1991
数字信号处理学习指导与习题精解
标签： 数字信号处理
上传时间： 2014-12-28
上传用户：225588
收音机工作原理、安装、焊接图片详解
上传时间： 2013-11-18
上传用户：jdm439922924
Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种： 系统级（system）：用高级语言结构实现设计模块的外部性能的模型。 算法级（algorithm）：用高级语言结构实现设计算法的模型。 RTL级（Register Transfer Level）：描述数据在寄存器之间流动和如何处理这些数据的模型。 门级（gate-level）：描述逻辑门以及逻辑门之间的连接的模型。 开关级（switch-level）：描述器件中三极管和储存节点以及它们之间连接的模型。 一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计，并对所作设计的逻辑电路进行严格的验证。 Verilog HDL行为描述语言作为一种结构化和过程性的语言，其语法结构非常适合于算法级和RTL级的模型设计。这种行为描述语言具有以下功能： · 可描述顺序执行或并行执行的程序结构。 · 用延迟表达式或事件表达式来明确地控制过程的启动时间。 · 通过命名的事件来触发其它过程里的激活行为或停止行为。 · 提供了条件、if-else、case、循环程序结构。 · 提供了可带参数且非零延续时间的任务（task）程序结构。 · 提供了可定义新的操作符的函数结构（function）。 · 提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。 · Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。因其结构化的特点又使它具有以下功能： - 提供了完整的一套组合型原语（primitive）; - 提供了双向通路和电阻器件的原语; - 可建立MOS器件的电荷分享和电荷衰减动态模型。 Verilog HDL的构造性语句可以精确地建立信号的模型。这是因为在Verilog HDL中，提供了延迟和输出强度的原语来建立精确程度很高的信号模型。信号值可以有不同的的强度，可以通过设定宽范围的模糊值来降低不确定条件的影响。 Verilog HDL作为一种高级的硬件描述编程语言，有着类似C语言的风格。其中有许多语句如：if语句、case语句等和C语言中的对应语句十分相似。如果读者已经掌握C语言编程的基础，那么学习Verilog HDL并不困难，我们只要对Verilog HDL某些语句的特殊方面着重理解，并加强上机练习就能很好地掌握它，利用它的强大功能来设计复杂的数字逻辑电路。下面我们将对Verilog HDL中的基本语法逐一加以介绍。
标签： Verilog_HDL
上传时间： 2013-11-23
上传用户：青春给了作业95
