HT6298A 为开关型单节或两节锂离子/锂聚合物电池充电管理芯片,非常适合于便携式设备的充电管理应用。HT6298A 集内置功率MOSFET、高精度电压和电流调节器、预充、充电状态指示和充电截止等功
上传时间: 2013-06-22
上传用户:417313137
当前,在系统级互连设计中高速串行I/O技术迅速取代传统的并行I/O技术正成为业界趋势。人们已经意识到串行I/O“潮流”是不可避免的,因为在高于1Gbps的速度下,并行I/O方案已经达到了物理极限,不能再提供可靠和经济的信号同步方法。基于串行I/O的设计带来许多传统并行方法所无法提供的优点,包括:更少的器件引脚、更低的电路板空间要求、减少印刷电路板(PCB)层数、PCB布局布线更容易、接头更小、EMI更少,而且抵抗噪声的能力也更好。高速串行I/O技术正被越来越广泛地应用于各种系统设计中,包括PC、消费电子、海量存储、服务器、通信网络、工业计算和控制、测试设备等。迄今业界已经发展出了多种串行系统接口标准,如PCI Express、串行RapidIO、InfiniBand、千兆以太网、10G以太网XAUI、串行ATA等等。 Aurora协议是为私有上层协议或标准上层协议提供透明接口的串行互连协议,它允许任何数据分组通过Aurora协议封装并在芯片间、电路板间甚至机箱间传输。Aurora链路层协议在物理层采用千兆位串行技术,每物理通道的传输波特率可从622Mbps扩展到3.125Gbps。Aurora还可将1至16个物理通道绑定在一起形成一个虚拟链路。16个通道绑定而成的虚拟链路可提供50Gbps的传输波特率和最大40Gbps的全双工数据传输速率。Aurora可优化支持范围广泛的应用,如太位级路由器和交换机、远程接入交换机、HDTV广播系统、分布式服务器和存储子系统等需要极高数据传输速率的应用。 传统的标准背板如VME总线和CompactPCI总线都是采用并行总线方式。然而对带宽需求的不断增加使新兴的高速串行总线背板正在逐渐取代传统的并行总线背板。现在,高速串行背板速率普遍从622Mbps到3.125Gbps,甚至超过10Gbps。AdvancedTCA(先进电信计算架构)正是在这种背景下作为新一代的标准背板平台被提出并得到快速的发展。它由PCI工业计算机制造商协会(PICMG)开发,其主要目的是定义一种开放的通信和计算架构,使它们能被方便而迅速地集成,满足高性能系统业务的要求。ATCA作为标准串行总线结构,支持高速互联、不同背板拓扑、高信号密度、标准机械与电气特性、足够步线长度等特性,满足当前和未来高系统带宽的要求。 采用FPGA设计高速串行接口将为设计带来巨大的灵活性和可扩展能力。Xilinx Virtex-IIPro系列FPGA芯片内置了最多24个RocketIO收发器,提供从622Mbps到3.125Gbps的数据速率并支持所有新兴的高速串行I/O接口标准。结合其强大的逻辑处理能力、丰富的IP核心支持和内置PowerPC处理器,为企业从并行连接向串行连接的过渡提供了一个理想的连接平台。 本文论述了采用Xilinx Virtex-IIPro FPGA设计传输速率为2.5Gbps的高速串行背板接口,该背板接口完全符合PICMG3.0规范。本文对串行高速通道技术的发展背景、现状及应用进行了简要的介绍和分析,详细分析了所涉及到的主要技术包括线路编解码、控制字符、逗点检测、扰码、时钟校正、通道绑定、预加重等。同时对AdvancedTCA规范以及Aurora链路层协议进行了分析, 并在此基础上给出了FPGA的设计方法。最后介绍了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT设计工具,可在标准ATCA机框内完成单通道速率为2.5Gbps的全网格互联。
上传时间: 2013-05-29
上传用户:frank1234
相对于JPEG中二维离散余弦变换(2DDCT)来说,在JPEG2000标准中,二维离散小波变换(2DDWT)是其图像压缩系统的核心变换。在很多需要进行实时处理图像的系统中,如数码相机、遥感遥测、卫星通信、多媒体通信、便携式摄像机、移动通信等系统,需要用芯片实现图像的编解码压缩过程。虽然有许多研究工作者对图像处理的小波变换进行了研究,但大都只偏重算法研究,对算法硬件实现时的复杂性考虑较少,对图像处理的小波变换硬件实现的研究也较少。 本文针对图像处理的小波变换算法及其硬件实现进行了研究。对文献[13]提出的“内嵌延拓提升小波变换”(Combiningthedata-extensionprocedureintothelifting-basedDWTcore)快速算法进行仔细分析,提出一种基于提升方式的5/3小波变换适合硬件实现的算法,在MATLAB中仿真验证了该算法,证明其是正确的。并设计了该算法的硬件结构,在MATLAT的Simulink中进行仿真,对该结构进行VHDL语言的寄存器传输级(RTL)描述与仿真,成功综合到Altera公司的FPGA器件中进行验证通过。本算法与传统的小波变换的边界处理方法比较:由于将其边界延拓过程内嵌于小波变换模块中,使该硬件结构无需额外的边界延拓过程,减少小波变换过程中对内存的读写量,从而达到减少内存使用量,降低功耗,提高硬件利用率和运算速度的特点。本算法与文献[13]提出的算法相比较:无需增加额外的硬件计算模块,又具有在硬件实现时不改变原来的提升小波算法的规则性结构的特点。这种小波变换硬件芯片的实现不仅适用于JPEG2000的5/3无损小波变换,当然也可用于其它各种实时图像压缩处理硬件系统。
上传时间: 2013-06-13
上传用户:jhksyghr
本论文将在对MPEG-4解码中的几种关键技术的充分理解和算法分析的基础之上,结合FPGA的灵活性,采用VHDL语言对几种关键技术在应用层面上进行结构设计并仿真验证。 本文讨论了一种高吞吐量流水方式构建的MPEG-4可变长解码器的设计。在这种解码器中,我们采用了基于PLA的并行 解码算法,这种算法能够实现每个时钟解码一个码字。同时,为了提高解码的效率,降低操作的延迟,我们在设计中还引入了流水线操作方式、码表分割等技术,这些技术有利于并行操作的实现。 本论文的设计充分利用IDCT算法对称性,用高度的并行结构来加速处理,采用一维IDCT单元复用的方式来实现二维IDCT运算,并提出一种基于加法操作的结构来取代乘法操作,实现了一种高效二维逆DCT变换处理器。
上传时间: 2013-06-02
上传用户:MATAIYES
本文研究数字音频无线传输中的前向纠错(FEC)算法和电路的设计及实现.在本文中介绍了一种基于Altera公司的FPGA Cyclone芯片的实现方案.文章首先介绍了本前向纠错系统采用的方案,然后从总体规划的角度介绍了整个系统的内部结构、模块划分及所采用的设计方法和编程风格.之后对各个模块的设计进行了详细的描述,并给出了测试数据、实现结果及时序仿真波形图,并对设计的硬件下载验证进行了详细描述.本文对FEC中的主要功能模块,诸如Reed-Solomon编解码,交织与解交织,以及与外围的接口电路等给出了基本算法以及基于FPGA及硬件描述语言的解决方法.
上传时间: 2013-04-24
上传用户:duoshen1989
随着移动终端、多媒体、Internet网络、通信,图像扫描技术的发展,以及人们对图象分辨率,质量要求的不断提高,用软件压缩难以达到实时性要求,而且会带来因传输大量原始图象数据带来的带宽要求,因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作为图像变换,量化后的处理环节,是图像压缩中必不可少的部分。研究熵编解码器的硬件实现,具有广阔的应用背景。本文以星载视频图像压缩的硬件实现项目为背景,对熵编码器和解码器的硬件实现进行探讨,给出了并行熵编码和解码器的实现方案。熵编解码器中的难点是huffman编解码器的实现。在设计并行huffman编码方案时通过改善Huffman编码器中变长码流向定长码流转换时的控制逻辑,避免了因数据处理不及时造成数据丢失的可能性,从而保证了编码的正确性。而在实现并行的huffman解码器时,解码算法充分利用了规则化码书带来的码字的单调性,及在特定长度码字集内码字变化的连续性,将并行解码由模式匹配转换为算术运算,提高了存储器的利用率、系统的解码效率和速度。在实现并行huffman编码的基础上,结合针对DC子带的预测编码,针对直流子带的游程编码,能够对图像压缩系统中经过DWT变换,量化,扫描后的数据进行正确的编码。同时,在并行huffman解码基础上的熵解码器也可以解码出正确的数据提供给解码系统的后续反量化模块,进一步处理。在本文介绍的设计方案中,按照自顶向下的设计方法,对星载图像压缩系统中的熵编解码器进行分析,进而进行逻辑功能分割及模块划分,然后分别实现各子模块,并最终完成整个系统。在设计过程中,用高级硬件描述语言verilogHDL进行RTL级描述。利用了Altera公司的QuartusII开发平台进行设计输入、编译、仿真,同时还采用modelsim仿真工具和symplicity的综合工具,验证了设计的正确性。通过系统波形仿真和下板验证熵编码器最高频率可以达到127M,在62.5M的情况下工作正常。而熵解码器也可正常工作在62.5M,吞吐量可达到2500Mbps,也能满足性能要求。仿真验证的结果表明:设计能够满足性能要求,并具有一定的使用价值。
上传时间: 2013-05-19
上传用户:吴之波123
逆变控制器的发展经历从分立元件的模拟电路到以专用微处理芯片(DSP/MCU)为核心的电路系统,并从数模混合电路过渡到纯数字控制的历程。但是,通用微处理芯片是为一般目的而设计,存在一定局限。为此,近几年来逆变器专用控制芯片(ASIC)实现技术的研究越来越受到关注,已成为逆变控制器发展的新方向之一。本文利用一个成熟的单相电压型PWM逆变器控制模型,围绕逆变器专用控制芯片ASIC的实现技术,依次对专用芯片的系统功能划分,硬件算法,全系统的硬件设计及优化,流水线操作和并行化,芯片运行稳定性等问题进行了初步研究。首先引述了单相电压型PWM逆变器连续时间和离散时间的数学模型,以及基于极点配置的单相电压型PWM逆变器电流内环电压外环双闭环控制系统的设计过程,同时给出了仿真结果,仿真表明此系统具有很好的动、静态性能,并且具有自动限流功能,提高了系统的可靠性。紧接着分析了FPGA器件的特征和结构。在给出本芯片应用目标的基础上,制定了FPGA目标器件的选择原则和芯片的技术规格,完成了器件选型及相关的开发环境和工具的选取。然后系统阐述了复杂FPGA设计的设计方法学,详细介绍了基于FPGA的ASIC设计流程,概要介绍了仅使用QuartusII的开发流程,以及Modelsim、SynplifyPro、QuartusII结合使用的开发流程。在此基础上,进行了芯片系统功能划分,针对:DDS标准正弦波发生器,电压电流双环控制算法单元,硬件PI算法单元,SPWM产生器,三角波发生器,死区控制器,数据流/控制流模块等逆变器控制硬件算法/控制单元,研究了它们的硬件算法,完成了模块化设计。分析了全数字锁相环的结构和模型,以此为基础,设计了一种应用于逆变器的,用比例积分方法替代传统锁相系统中的环路滤波,用相位累加器实现数控振荡器(DCO)功能的高精度二阶全数字锁相环(DPLL)。分析了“流水线操作”等设计优化问题,并针对逆变器控制系统中,控制系统算法呈多层结构,且层与层之间还有数据流联系,其执行顺序和数据流的走向较为复杂,不利于直接采用流水线技术进行设计的特点,提出一种全新的“分层多级流水线”设计技术,有效地解决了复杂控制系统的流水线优化设计问题。本文最后对芯片运行稳定性等问题进行了初步研究。指出了设计中的“竞争冒险”和饱受困扰之苦的“亚稳态”问题,分析了产生机理,并给出了常用的解决措施。
上传时间: 2013-05-28
上传用户:ice_qi
在信息化发展的当前,音视频等多媒体作为信息的载体,在社会生活的各个领域,起着越来越重要的作用。数字视频的海量性成为阻碍其应用的的瓶颈之一。在这种情况下,H.264作为新一代的视频压缩标准,以其高性能的压缩效率,成为备受关注的焦点和研究问题。H.264通过运动估计/运动补偿(MP/MC)消除视频时间冗余,对差值图像进行离散余弦变换(DCT)消除空间冗余,对量化后的系数进行可变长编码(VLC)消除统计冗余,获得了极高的压缩效率。随着嵌入式处理器性能的逐渐提升和3G网络即将商用的推动,H.264以其优秀的压缩性能,无论是无线信道传输方面,还是存储容量有限的嵌入式设备都具有广阔的应用前景。 但H.264在提升压缩性能的同时付出的代价是算法复杂度的成倍增加,实际应用中人们对视频解码的实时性要求严格,已出现的对应算法代码多基于PC通用处理器实现,而嵌入式设备的主频和处理能力仍然相对有限,存储容量相对较小,总线速率相对偏低,因此必须对标准对应算法进行优化移植,才能满足实际应用的需求。 本文在对H.264标准及其新特性进行详细介绍后,重点研究了在解码端如何针对解码耗时较多的模块进行改进,然后将算法移植到ARM平台,并针对平台特点作出相应优化,最后完成解码图象显示,并给出了测试结果。本文主要完成的工作如下: 详细分析了H.264的参考软件JM中解码流程,并利用测试工具分析了各模块耗时,针对耗时较多的模块如插值运算及去块滤波模块,提出了对应的改进算法并在H.264的参考软件JM86上进行了实现,PC测试实验证明了算法改进的优越性和运算优化的可行性。最后针对ARM平台,在对程序结构和对应代码进行优化之后,将其移植到WINCE系统之下,同时给出了WINCE平台解码后图象加速显示方法,并对最终测试结果与性能做出了评价。
上传时间: 2013-06-04
上传用户:shijiang
PL3105芯片手册PL3105芯片手册PL3105芯片手册
上传时间: 2013-07-01
上传用户:hustfanenze
U盘主控芯片SSS6691制作USB-CDROM教程
上传时间: 2013-06-06
上传用户:alan-ee