该系统是一款磁卡阅读存储器，根据用户要求解决了普通阅读器只能实时连接计算机，不能单独使用的问题。而且针对作为特殊用途的磁卡，要求三道磁道都记录数据，并且第三磁道记录格式与标准规定的记录格式不同时，系统配套的应用程序对其做了正确译码、显示。 @@ 整个系统包括单片机控制的阅读存储器硬件部分，和配套使用的计算机界面应用程序软件部分。其中硬件电路包括磁条译码芯片、外部存储器芯片、串口电平转换芯片等等，所有的工作过程都是由单片机控制。我们这里选用紫外线擦除的87C52单片机，电路使用的集成电路芯片都是采用SMT封装器件，极大缩小了读存器的体积，使用简单，携带方便。 @@ 磁条译码芯片采用的是中青科技有限公司出品的M3-230.LQ F/2F解码器集成电路。该IC实现了磁信号到电信号的转换。外部存储器则是使用的8K Bytes的24LC65集成芯片，扩展8片，总容量达到8×8K。 @@ MAXIM公司出品的MAX232实现了单片机TTL电平到RS232接口电平的转换，从而与计算机串口实现硬件连接。 @@ 计算机界面显示程序采用当今使用最广的面向对象编程语言Visual Basic 6.0版本(以后简称VB)，并且使用VB带有的串口通信控件MScomm，通过设置其属性，使其和下位机单片机协议保持一致，进而进行正确的串口通信。关于磁道上数据记录的译码，则是通过对每条磁道上数据记录进行多次实验，认真分析，进而得到了各条磁道各自的编码规则，按照其规则对其译码显示。这部分程序也是通过VB编程语言实现的。另外，计算机应用程序部分还实现了对下位机读存器的擦除控制。 @@关键词：磁卡，阅读存储器，单片机，串口通信，track3数据译码
上传时间： 2013-08-05
上传用户：黄华强
瑞泰开发板ICETEK-DM642的实验例程 实验5.1：发光二极管的显示编程––––––––––––––––––– 85 实验5.2：定时器控制发光二极管的显示–––––––––––––––– 90 实验5.3：音频输出––––––––––––––––––––––––– 94 实验5.4：BSL 测试––––––––––––––––––––––––– 97 实验5.5：FLASH 烧写和程序自启动（Boot Loader）–––––––––––99 第二章：基于 ICETEK-DM642-PCI 的基本图象算法实现–––––––––––104 实验5.6---实验5.19：视频驱动程序应用––––––––––––––––104 实验5.20：视频图像处理-取反––––––––––––––––––––122 实验5.21：视频图像处理-直方图统计–––––––––––––––––124 实验5.22：视频图像处理-直方图均衡化增强––––––––––––––126 实验5.23：视频图像处理-中值滤波–––––––––––––––––– 129 实验5.24：视频图像处理-边缘检测（Sobel 算子）––––––––––––132 实验5.25：视频图像处理-傅立叶变换––––––––––––––––– 136 实验5.26：视频图像处理-彩色空间变换–––––––––––––––– 140 第三章：基于ICETEK-DM642-PCI 的FPGA 实现OSD 功能及图象算法–––– 144 实验5.27---实验5.30：视频图像与图形的叠加–––––––––––––144 第四章：基于ICETEK-DM642-PCI 的复杂图象算法实现––––––––––– 148 实验5.31：视频图像处理-H.263 编码解码––––––––––––––––148 实验5.32：视频图像处理-JPEG2 编码解码–––––––––––––––153 实验5.33：视频图像处理-MPEG2 编码解码–––––––––––––––157 实验5.34：视频图像处理-运动图像检测––––––––––––––––162 第五章：基于ICETEK-DM642-PCI 的图象网络算法实现–––––––––––166 实验5.35：视频图像处理-JPEG 网络摄像机–––––––––––––––166 实验5.36：视频图像处理-双路JPEG 网络摄像机–––––––––––––170 实验5.37：视频图像处理-视频网络服务器––––––––––––––– 174 实验5.38：视频图像处理-视频网络客户端––––––––––––––– 179 第六章：基于ICETEK-DM642-PCI 的语音算法实现：–––––––––––––184 实验5.39：语音处理-数字回声–––––––––––––––––––– 184 实验5.40：语音处理-滤波处理–––––––––––––––––––– 187 实验5.41：语音处理-滤波处理1––––––––––––––––––– 189 第七章：基于ICETEK-DM642-PCI 的上位机通讯实验–––––––––––– 191 实验5.42：通信-异步串口––––––––––––––––––––––191 实验5.43：通信-PCI 总线–––––––––––––––––––––– 194 实验 5.44：视频图像处理-生成图像文件–––––––––––––––– 198
上传时间： 2013-05-31
上传用户：zxianyu
上海交通大学工程硕士学位论文 本文首先对视频监控系统的现状做了简单分析， 并介绍了本系统 中主要涉及到的相关技术，包括嵌入式技术、图像压缩技术、视频压 缩技术和移动数据通信技术。具备了一定的理论基础后，提出本系统 的总体设计方案，明确需要实现的目标功能。然后，围绕目标方案详 细介绍了具体实现方法，包括硬件总体结构、嵌入式 Linux的移植、 USB 摄像头驱动移植、Video4Linux 编程方法、网络传输模块的开发、 流媒体系统建立、WAP 程序的开发等。最后给出了在现网测试环境中 调测结果。 本系统通过嵌入式芯片实现静态图像及视频的采集、编码，并将 采集压缩编码后的数据传送到视频中心服务器， 在2G/3G 移动终端中 以 WAP 或流媒体客户端方式直接查看远程图像。 系统最大的特点是采 用了分布式架构的 C/S（采集端至视频中心服务器）和 B/S（WAP 服 务器至移动终端）结构便于系统的动态扩展；同时也借助了 WAP 技术 实现了传统视频监控的无线化。
上传时间： 2013-07-05
上传用户：cuibaigao
作为性能优异的纠错编码，Turbo码自诞生以来就一直受到理论界以及工程应用界的关注。TD—SCDMA是我国拥有自主知识产权的3G通信标准，该标准把Turbo码是作为前向纠错体制，但Turbo码的译码算法比较复杂并且需要多次迭代，这造成Turbo码译码延时大，译码速度慢，因此限制了Turbo码的实际应用。因此有必要研究如何将现有的Turbo码译码算法进行简化，加速，使其转化成为适合在硬件上实现的算法，将实验室的理论研究成果转化成为硬件产品。 论文主要的研究内容有以下两点： 其一，提出信道自适应迭代译码方案。在事先设定最大迭代次数的情况下，自适应Turbo码译码算法能够根据信道的变化自动调整迭代次数。 仿真结果表明：该自适应迭代译码方案能够根据信道的变化自动调整迭代次数，在保证译码性能基本上没有损失的情况下，有效减少译码时间，明显提高译码速度。 其二，根据得到的信道自适应迭代译码方案，借助Xilinx公司Spartan3 FPGA硬件平台，使用Verilog硬件描述语言，将用C/C++语言写成的信道自适应迭代译码算法转化成为硬件设计实现，得到硬件电路，并对得到的译码器硬件电路进行测试。 测试结果表明：随着信道的变化，硬件电路的译码速度也随之自动变化，信噪比越高译码速度越快，并且硬件译码器性能（误比特率）与实验仿真基本一致。
上传时间： 2013-05-31
上传用户：huyiming139
卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同，因此设计可重配置的Viterbi译码器，使其能够满足多种通信系统的应用需求，具有很重要的现实意义。 本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上，重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法，节省了资源；加比选模块使用全并行结构保证处理速度；幸存路径管理模块使用3指针偶算法的流水线结构，大大提高了译码速度。在Xilinx ISE8.2i环境下，用VHDL硬件描述语言编写程序，实现(2，1，7)卷积码的Viterbi译码器。在(2，1，7)卷积码译码器基础上，扩展了Viterbi译码器的通用性，使其能够对不同的卷积码译码。译码器根据不同的工作模式，可以对(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四种广泛运用的卷积码译码，并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路，生成测试Viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证，Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器，译码器运行稳定可靠。最后，使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析，仿真结果表明，在同等条件下，本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。
上传时间： 2013-06-24
上传用户：myworkpost
低密度校验码(LDPC)是一种能逼近Shannon容量限的渐进好码，其长码性能甚至超过了Turbo码。低密度校验码以其迭代译码复杂度低，没有错误平层，码率和码长可灵活改变的优点成为Turbo码强有力的竞争对手。目前，LDPC码已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域，因此LDPC码编译码器的硬件实现已成为纠错编码领域的研究热点之一。 本文在分析LDPC码的基本编码结构基础上，首先研究了LDPC码的随机构造方法，并给出了有效的PEG算法实现方法，重点分析了用环消除(cycle elimination)算法实现的准循环LDPC码的构造。然后对LDPC码的几种不同译码算法进行分析比较，讨论了一种适合硬件实现的译码算法-TDMP算法，并对易于硬件实现的TDMP算法进行了性能仿真，仿真结果表明TDMP算法作为硬件实现的译码算法具有优异的性能优势。最后针对Altera公司的StratixEPIS25 FPGA芯片设计了一个基于TDMP算法的(4096，2048)非规则LDPC码译码器，内部用了4个单校验码译码器并行译1帧数据，3帧同时译码，作者详细介绍了该译码器芯片的设计过程和内部结构和工作流程。
上传时间： 2013-05-23
上传用户：fujun35303
对弓网故障的检测是当今列车检测的一项重要任务。原始故障视频图像具有极大的数据量，使实时存储和传输故障视频图像极其困难。由于视频的数据量相当大，需要采用先进的视频编解码协议进行处理，进而实现检测现场的实时监控。 @@ H．264/AVC(Advanced Video Coding)作为MPEG-4的第10部分，因其具有超高的压缩效率、极好的网络亲和性，而被广泛研究与应用。H．264/AVC采用了先进的算法，主要有整数变换、1/4像素精度插值、多模式帧间预测、抗块效应滤波器和熵编码等。 @@ 本文使用硬件描述语言Verilog，以红色飓风 II开发板作为硬件平台，在开发工具QUARTUSII 6．0和MODELSIM_SE 6．1B环境中完成软核的设计与仿真验证。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作为核心芯片，实现视频图像采集、存储、显示以及实现H．264/AVC部分算法的基本系统。 @@ FPGA以其设计灵活、高速、具有丰富的布线资源等特性，逐渐成为许多系统设计的首选，尤其是与Verilog和VHDL等语言的结合，大大变革了电子系统的设计方法，加速了系统的设计进程。 @@ 本文首先分析了FPGA的特点、设计流程、verilog语言等，然后对静态图像及视频图像的编解码进行详细的分析，比如H．264/AVC中的变换、量化、熵编码等：并以JM10．2为平台，运用H．264/AVC算法对视频序列进行大量的实验，对不同分辨率、量化步长、视频序列进行编解码以及对结果进行分析。接着以红色飓风II开发板为平台，进行视频图像的采集存储、显示分析，其中详细分析了SAA7113的配置、CCD信号的A/D转换、I2C总线、视频的数字化ITU-R BT．601标准介绍及视频同步信号的获取、基于SDRAM的视频帧存储、VGA显示控制设计；最后运用verilog语言实现H．264/AVC部分算法，并进行功能仿真，得到预计的效果。 @@ 本文实现了整个视频信号的采集存储、显示流程，详细研究了H．264/AVC算法，并运用硬件语言实现了部分算法，对视频编解码芯片的设计具有一定的参考价值。 @@关键词：FPGA；H．264/AVC；视频；verilog；编解码
上传时间： 2013-04-24
上传用户：啦啦啦啦啦啦啦
数字高清电视是当前世界上最先进的图像压缩编码技术和数字传输技术的结合，是高技术竞争的焦点之一。其中，信道处理系统及其相关芯片更是集中了数字信号处理、前向纠错编解码等数字电视传输的核心技术，成为设计和开发整个数字电视系统的关键技术之一。本文以卫星数字电视的信道处理系统为对象，结合国际通行的DVB-S/S2标准，研究了该系统在发射端的设计与实现所涉及到的一系列内容。 本文介绍了数字电视的发展概况和主要标准，特别是对我国卫星电视的发展进行了详细的介绍。然后，本文DVB-S/S2信道处理系统的基本原理进行了介绍和分析，主要包括RS码、卷积码、BCH码、LDPC码等的差错编码的基本原理，以及基带信号处理的基本原理。在此基础上对两种系统的传输性能和DVB-S2的后向兼容系统分别进行了基于Matlab的仿真。最后阐述了基于FPGA的DVB-S调制器的信道编码和调制实现，按功能对DVB-S/S2信道编码过程进行模块分解，并针对每个模块进行工作原理分析、算法分析、HDL描述、时序仿真及FPGA实现。DVB-S/S2调制器的核心是信道编码和调制部分，利用FPGA在数字信号处理方面的优势，本文重点对其中的几个关键模块，包括RS编码、卷积交织器、卷积编码、BCH编码、LDPC编码等的实现算法进行了比较详细的分析，并通过HDL描述和时序仿真来验证算法正确性。
上传时间： 2013-07-10
上传用户：gmh1314
随着数字时代的到来，信息化程度的不断提高，人们相互之间的信息和数据交换日益增加。正交幅度调制器(QAM Modulator)作为一种高频谱利用率的数字调制方式，在数字电视广播、固定宽带无线接入、卫星通信、数字微波传输等宽带通信领域得到了广泛应用。 近年来，集成电路和数字通信技术飞速发展，FPGA作为集成度高、使用方便、代码可移植性等优点的通用逻辑开发芯片，在电子设计行业深受欢迎，市场占有率不断攀升。本文研究基于FPGA与AD9857实现四路QAM调制的全过程。FPGA实现信源处理、信道编码输出四路基带I/Q信号，AD9857实现对四路I/Q信号的调制，输出中频信号。本文具体内容总结如下: 1.介绍国内数字电视发展状况、国内国际的数字电视标准，并详细介绍国内有线电视的系统组成及QAM调制器的发展过程。 2.研究了QAM调制原理，其中包括信源编码、TS流标准格式转换、信道编码的原理及AD9857的工作原理等。并着重研究了信道编码过程，包括能量扩散、RS编码、数据交织、星座映射与差分编码等。 3.深入研究了基于FPAG与AD9857电路设计，其中包括详细研究了FPGA与AD9857的电路设计、在allegro下的PCB设计及光绘文件的制作，并做成成品。 4.简单介绍了FPGA的开发流程。 5.深入研究了基于FPAG代码开发，其中主要包括I2C接口实现，ASI到SPI的转换，信道编码中的TS流包处理、能量扩散、RS编码、数据交织、星座映射与差分编码的实现及AD9857的FPGA控制使其实现四路QAM的调制。 6.介绍代码测试、电路测试及系统指标测试。 最终系统指标测试表明基于FPGA与AD9857的四路DVB-C调制器基本达到了国标的要求。
上传时间： 2013-04-24
上传用户：sn2080395
在数字电视系统中，MPEG-2编码复用器是系统传输的核心环节，所有的节目、数据以及各种增值服务都是通过复用打包成传输流传输出去。目前，只有少数公司掌握复用器的核心算法技术，能够采用MPEG-2可变码率统计复用方法提高带宽利用率，保证高质量图像传输。由于目前正处广播电视全面向数字化过渡期间，市场潜力巨大，因此对复用器的研究开发非常重要。本文针对复用器及其接口技术进行研究并设计出成形产品。 文中首先对MPEG-2标准及NIOS Ⅱ软核进行分析。重点研究了复用器中的部分关键技术：PSI信息提取及重构算法、PID映射方法、PCR校正及CRC校验算法，给出了实现方法，并通过了硬件验证。然后对复用器中主要用到的AsI接口和DS3接口进行了分析与研究，给出了设计方法，并通过了硬件验证。 本文的主要工作如下： ●首先对复用器整体功能进行详细分析，并划分软硬件各自需要完成的功能。给出复用器的整体方案以及ASI接口和DS3接口设计方案。 ●在FPGA上采用c语言实现了PSI信息提取与重构算法。 ●给出了实现快速的PID映射方法，并根据FPGA特点给出一种新的PID映射方法，减少了逻辑资源的使用，提高了稳定性。 ●采用Verilog设计了SI信息提取与重构的硬件平台，并用c语言实现了SDT表的提取与重构算法，在FPGA中成功实现了动态分配内存空间。 ●在FPGA上实现了．ASI接口，主要分析了位同步的实现过程，实现了一种新的快速实现字节同步的设计。 ●在FPGA上实现了DS3接口，提出并实现了一种兼容式DS3接口设计。并对帧同步设计进行改进。 ●完成部分PCB版图设计，并进行调试监测。 本复用器设计最大特点是将软件设计和硬件设计进行合理划分，硬件平台及接口采用Verilog语言实现，PSI信息算法主要采用c语言实现。这种软硬件的划分使系统设计更加灵活，且软件设计与硬件设计可同时进行，极大的提高了工作效率。 整个项目设计采用verilog和c两种语言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE两种设计平台下设计实现。根据此方案已经开发出两台带有ASI和DS3接口的数字电视TS流复用器，经测试达到了预期的性能和技术指标。
上传时间： 2013-08-03
上传用户：gdgzhym
