专辑类-测试技术专辑-134册-1.93G 同济大学自动检测技术36讲.视频课程-223M.zip
上传时间： 2013-06-26
上传用户：mj16166
三次B样条曲线源代码,C语言编写的三次B样条曲线源代码，希望大家喜欢。
标签：
上传时间： 2013-07-13
上传用户：chengli008
H．264/AVC规范是由国际电联(ITU-T)和国际标准化组织(ISO)联合制定的新一代视频编解码标准。它具有如下四个特点：低码流，和MPEG2等压缩技术相比，在同等图像质量下，采用H.264技术压缩后的数据量只有MPEG2的1/8；高图象质量，复杂的算法保证了低码流条件下图像仍能保留丰富的细节；容错能力强，提供了解决在不稳定网络环境下容易发生的丢包等错误的必要工具；网络适应性强，提供了网络适应层，数据能在不同网络上传输。但由此带来的代价是复杂度极高的编码过程，尤其是在嵌入式系统中实现具有很大的挑战性。 本文主要介绍了基于H.264标准的开源代码T264向DM642平台的移植和优化。优化综合运用了上层和底层的实现方法实现。上层的方法例如使用CCS提供的条件优化代码优化功能，使用IMGLIB中高度优化的函数等，其特点是简便易行，效果良好；底层的实现方法例如使用DM642特有的内联函数，用线性汇编的方式实现算法等，特点是提高了代码运行的并行性，但需要对DM642和H.264有很深刻的理解。 目前本设计已成功完成H.264.算法在DM642开发板上的运行，压缩QCIF格式视频的速度随图像复杂度的不同达到了35-50帧每秒。此后本设计还继续使用优化后的编码器实现了监控用视频服务器的原型，使得摄像头采集的视频数据在DM642开发板上压缩后传输至PC机，且能够在PC端用配套的程序成功解码并播放。
上传时间： 2013-06-23
上传用户：qqiang2006
上海交通大学工程硕士学位论文 本文首先对视频监控系统的现状做了简单分析， 并介绍了本系统 中主要涉及到的相关技术，包括嵌入式技术、图像压缩技术、视频压 缩技术和移动数据通信技术。具备了一定的理论基础后，提出本系统 的总体设计方案，明确需要实现的目标功能。然后，围绕目标方案详 细介绍了具体实现方法，包括硬件总体结构、嵌入式 Linux的移植、 USB 摄像头驱动移植、Video4Linux 编程方法、网络传输模块的开发、 流媒体系统建立、WAP 程序的开发等。最后给出了在现网测试环境中 调测结果。 本系统通过嵌入式芯片实现静态图像及视频的采集、编码，并将 采集压缩编码后的数据传送到视频中心服务器， 在2G/3G 移动终端中 以 WAP 或流媒体客户端方式直接查看远程图像。 系统最大的特点是采 用了分布式架构的 C/S（采集端至视频中心服务器）和 B/S（WAP 服 务器至移动终端）结构便于系统的动态扩展；同时也借助了 WAP 技术 实现了传统视频监控的无线化。
上传时间： 2013-07-05
上传用户：cuibaigao
MPEG-2是MPEG组织在1994年为了高级工业标准的图象质量以及更高的传输率所提出的视频编码标准，其优秀性使之成为过去十年应用最为广泛的标准，也是未来十年影响力最为广泛的标准之一。 本文以MPEG-2视频标准为研究内容，建立系统级设计方案，设计FPGA原型芯片，并在FPGA系统中验证视频解码芯片的功能。最后在0.18微米工艺下实现ASIC的前端设计。完成的主要工作包括以下几个方面： 1.完成解码系统的体系结构的设计，采用了自顶而下的设计方法，实现系统的功能单元的划分；根据其视频解码的特点，确定解码器的控制方式；把视频数据分文帧内数据和帧间数据，实现两种数据的并行解码。 2.实现了具体模块的设计：根据本文研究的要求，在比特流格式器模块设计中提出了特有的解码方式；在可变长模块中的变长数据解码采用组合逻辑外加查找表的方式实现，大大减少了变长数据解码的时间；IQ、IDCT模块采用流水的设计方法，减少数据计算的时间：运动补偿模块，针对模块数据运算量大和访问帧存储器频繁的特点，采用四个插值单元同时处理，增加像素缓冲器，充分利用并行性结构等方法来加快运动补偿速度。 3.根据视频解码的参考软件，通过解码系统的仿真结果和软件结果的比较来验证模块的功能正确性。最后用FPGA开发板实现了解码系统的原型芯片验证，取得了良好的解码效果。 整个设计采用Verilog HDL语言描述，通过了现场可编程门阵列(FPGA)的原型验证，并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。经过实际视频码流测试，本文设计可以达到MPEG-2视频主类主级的实时解码的技术要求。
上传时间： 2013-07-27
上传用户：ice_qi
随着计算机技术和通信技术的迅速发展，数字视频在信息社会中发挥着越来越重要的作用，视频传输系统已经被广泛应用于交通管理、工业监控、广播电视、银行、商场等多个领域。同时，FPGA单片规模的不断扩大，在FPGA芯片内部实现复杂的数字信号处理系统也成为现实，因此采用FPGA实现视频压缩和传输已成为一种最佳选择。 本文将视频压缩技术和光纤传输技术相结合，设计了一种基于无损压缩算法的多路数字视频光纤传输系统，系统利用时分复用和无损压缩技术，采用串行数字视频传输的方式，可在一根光纤中同时传输8路以上视频信号。系统在总体设计时，确定了基于FPGA的设计方案，采用ADI公司的AD9280和AD9708芯片实现A/D转换和D/A转换，在FPGA里实现系统的时分复用/解复用、视频数据压缩/解压缩和线路码编解码，利用光收发一体模块实现电光转换和光电转换。视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用CIMT码，设计了编解码模块，解码过程中，利用数字锁相环来实现发射与接收的帧同步，在ISE8.2和Modelsim仿真环境下对FPGA模块进行了功能仿真和时序仿真，并在Spartan-3E开发板和视频扩展板上完成了系统的硬件调试与验证工作，实验证明，系统工作稳定，图像清晰，实时传输效果好，可用于交通、安防、工业监控等多个领域。 本文将视频压缩和线路码编解码在FPGA里实现，利用FPGA的并行处理优势，大大提高了系统的处理速度，使系统具有集成度高、灵活性强、调试方便、抗干扰能力强、易于升级等特点。
上传时间： 2013-06-27
上传用户：几何公差
随着科学技术的发展与公共安全保障需求的提高，视频监控系统在工业生产、日常生活、警备与军事方面的应用越来越广泛。采用基于 FPGA 的SOPC技术、H．264压缩编码技术和网络传输控制技术实现网络视频监控系统，在稳定性、功能、成本与扩展性等方面都有着突出的优势，具有重要的学术意义与实用意义， 本课题所设计的网络视频监控系统由以Nios Ⅱ为核心的嵌入式图像服务器、相关网络设备与若干PC机客户端组成。嵌入式图像服务器实时采集图像，采用H．264 编码算法进行压缩，并持续监听网络。PC机客户端可通过网络对服务器进行远程访问，接收编码数据，使用H．264解码算法重建图像并实时显示，使监控人员有效地掌握现场情况， 在嵌入式图像服务器设计阶段，本文首先进行了芯片选型与开发平台选择。然后构建图像采集子系统，采用双缓存乒乓交换的方法设计图像采集用户自定义模块。接着设计双Nios Ⅱ架构的SOPC系统，阐述了双软核设计中定制连接、内存芯片共享、数据搬移、通信与互斥的解决方法。同时完成了网络服务器的设计，采用μC/OS-Ⅱ进行多任务的管理与调度， H．264视频压缩编解码算法设计与实现是本文的重点。文中首先分析H．264．标准，规划编解码器结构。接着设计了16×16帧内预测算法，并设计宏块扫描方式，采用两次判决策略进行预测模式选择。然后设计4×4子块扫描方式，编写整数变换与量化算法程序。熵编码采用Exp-Golomb编码与CAVLC相结合的方案，针对除拖尾系数之外的非零系数值编码子算法，实现了一种基于表示范围判别的编码方法。最后设计了网络传输的码流组成格式，并针对编码算法设计相应解码算法。使用VC++完成算法验证，并进行测试，观察不同参数下压缩率与失真度的变化。 算法验证完成后，本文进行了PC机客户端设计，使其具有远程访问、H．264解码与实时显示的功能。同时将H．264 编码算法程序移植到NiosⅡ中，并将嵌入式图像服务器与若干客户端接入网络进行联合调试，构建完整的网络视频监控系统， 实验结果表明，本系统视频压缩率高，监控图像质量良好，充分证明了系统软硬件与图像编解码算法设计成功。本系统具有成本低、扩展性好及适用范围广等优点，发展前景十分广阔。
上传时间： 2013-04-24
上传用户：wang0123456789
当前我国正处在从模拟电视系统向数字电视系统的转型期，数字电视用户数量激增，其趋势是在未来的几年内数字电视将迅速普及。在应用逐渐广泛的数字电视系统中，监控数字电视服务正成为一种越来越迫切的需要。然而，目前对于数字电视并没有合适的监测仪器，因此无法及时方便地诊断出现问题的信号以及隔离需要维修的数字化设备。通常只有当电视屏幕上的图像消失时我们才知道数字信号系统出了问题。几乎没有任何线索可以用来找到问题的所在或原因，码流分析仪器在这种情况下应运而生。目前在数字电视系统的前端，通过监控了解数字视频广播(DVB)信号和服务的状况从而采取措施比通过观众的反映而采取措施要主动和及时得多。传输流(TS)的测试设备可使技术人员分析码流的内部情况，它们在决定未来服务质量和客户满意度方面将扮演更重要的角色。 本文着重研究了在DVB广播电视系统中，DVB-ASI信号的解码、MPEG-2TS的实时检错原理和基于现场可编辑门阵列(FPGA)的实现方法。文章首先阐述了数字电视系统的一些基本概念，介绍了MPEG-2/DVB标准、ETR101 290标准、异步串行接口(ASI)。然后介绍了FPGA的基本概念与开发FPGA所使用的软件工具。最后根据DVB-ASI接收系统的解码规则与MPEG-2TS码流的结构提出了一套基于FPGA的MPEG-2TS码流实时分析与检测系统设计方案并予以了实现。 在本系统中，FPGA起着核心的作用，主要完成DVB-ASI的解码、MPEG-2TS码流检错、以及数字电视节目专有信息(PSI)提取等功能。本文实现的系统与传统的码流分析仪相比具有集成度较高、易扩展、便于携带、稳定性好、性价比高等优点。
上传时间： 2013-06-04
上传用户：love1314
EDA卷积码编解码器实现技术针对某扩频通信系统数据纠错编码的需要, 构造并分析了(2 , 1 , 6) 卷积码编解码器的基本工作原理, 提出了基于MAX +
上传时间： 2013-07-18
上传用户：ynwbosss
在合成孔径雷达的研究和研制工作中，合成孔径雷达模拟技术具有十分重要的作用。本文以440MHz带宽线性调频信号，采样频率500MHz高分辨合成孔径雷达视频模拟器为研究对象。首先对模拟器的几项主要技术进行分析，在对点目标回波信号模型分析研究的基础上，对点目标原始回波数据进行模拟并做了成像验证，从而为硬件实现提供了正确的信号模型；针对传统的“波形存储直读法”方案，即在计算机平台上用模拟软件产生原始回波数据并存储，再通过计算机接口实现数据传输，最后完成数模转换产生视频信号这一过程，分析指出该方案在实现高分辨率时的速度和容量瓶颈。 针对具体的设计要求，围绕速度和容量问题，本文着眼于高分辨率SAR模拟器的FPGA实现研究，指出FPGA实时生成点目标原始回波数据是其实现的核心；针对这一核心问题，充分利用现代VLSI设计中的流水线技术与并行阵列技术以及FPGA的优良性能和丰富资源，在时间上采用同步流水结构、空间上采用并行阵列形式，将速度和容量问题统一为数据的高速生成问题；给出了系统总体设计思想，该方案不需要大容量存储器单元，大大减少模拟器复杂度；对原始回波数据实时生成模块的各主要单元给出了结构并进行了仿真，结果表明FPGA可以满足课题设计要求；同时，对该模拟器片上系统的实现、增强人机交互性，给出了人机界面的设计思路。 分析指出了点目标原始回波数据实时生成模块通过并行扩展即可实现多点目标的原始回波数据实时生成；最后对复杂场景目标模拟器的实现进行了构思，指出了传统方案在改进的基础上实现高分辨率视频模拟器的可行性。本文首次提出以FPGA实现高分辨率合成孔径雷达原始回波数据实时生成的思想，为国内业界在此方向做了一些理论和实践上的有益探索，对于国内高分辨率合成孔径雷达的研制具有一定的实际意义。
上传时间： 2013-04-24
上传用户：阿四AIR
