虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

视频<b>解码器</b>

  • 视频DVD解码器驱动 软件简介:视频DVD解码器驱动。

    视频DVD解码器驱动 软件简介:视频DVD解码器驱动。

    标签: DVD 视频 解码器 驱动

    上传时间: 2015-04-17

    上传用户:康郎

  • AVS视频编解码器 能实现视频图像的高效率压缩 能在VC上高速运行

    AVS视频编解码器 能实现视频图像的高效率压缩 能在VC上高速运行

    标签: AVS 视频编解码器 视频图像 高效率

    上传时间: 2016-07-28

    上传用户:fandeshun

  • MPEG2视频编解码程序

    ·详细说明:MPEG2视频编解码程序-mpeg2 video frequency arranges the decoding procedure 文件列表:   mpeg2视频编解码器   .................\bin   .................\...\emu387   .................\...\mpeg2dec.

    标签: MPEG2 视频编解码 程序

    上传时间: 2013-06-06

    上传用户:adamszq

  • MPEG2视频解码器的FPGA设计.rar

    MPEG-2是MPEG组织在1994年为了高级工业标准的图象质量以及更高的传输率所提出的视频编码标准,其优秀性使之成为过去十年应用最为广泛的标准,也是未来十年影响力最为广泛的标准之一。 本文以MPEG-2视频标准为研究内容,建立系统级设计方案,设计FPGA原型芯片,并在FPGA系统中验证视频解码芯片的功能。最后在0.18微米工艺下实现ASIC的前端设计。完成的主要工作包括以下几个方面: 1.完成解码系统的体系结构的设计,采用了自顶而下的设计方法,实现系统的功能单元的划分;根据其视频解码的特点,确定解码器的控制方式;把视频数据分文帧内数据和帧间数据,实现两种数据的并行解码。 2.实现了具体模块的设计:根据本文研究的要求,在比特流格式器模块设计中提出了特有的解码方式;在可变长模块中的变长数据解码采用组合逻辑外加查找表的方式实现,大大减少了变长数据解码的时间;IQ、IDCT模块采用流水的设计方法,减少数据计算的时间:运动补偿模块,针对模块数据运算量大和访问帧存储器频繁的特点,采用四个插值单元同时处理,增加像素缓冲器,充分利用并行性结构等方法来加快运动补偿速度。 3.根据视频解码的参考软件,通过解码系统的仿真结果和软件结果的比较来验证模块的功能正确性。最后用FPGA开发板实现了解码系统的原型芯片验证,取得了良好的解码效果。 整个设计采用Verilog HDL语言描述,通过了现场可编程门阵列(FPGA)的原型验证,并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。经过实际视频码流测试,本文设计可以达到MPEG-2视频主类主级的实时解码的技术要求。

    标签: MPEG2 FPGA 视频解码器

    上传时间: 2013-07-27

    上传用户:ice_qi

  • 一种简单高效的MPEG-2 MP@HL视频解码器

    本文基于数据驱动原理提出并用 FPGA 实现了MPEG-2 MP@HL 的视频解码器。该解码器中的各个模块具有高内聚,低耦合的特点。只要各个模块符合数据驱动的工作方式,模块就能自我正常工作。由

    标签: MPEG 视频解码器

    上传时间: 2013-06-19

    上传用户:y562413679

  • 基于FPGA的MJPEG视频解码器

    基于FPGA的MJPEG视频解码器的芯片设计

    标签: MJPEG FPGA 视频解码器

    上传时间: 2013-06-10

    上传用户:wanqunsheng

  • TKS仿真器B系列快速入门

    TKS仿真器B系列快速入门

    标签: TKS 仿真器 快速入门

    上传时间: 2013-10-31

    上传用户:aix008

  • H.263编解码源代码 目录中存放的是H.263视频编码器和解码器的程序代码。 播放工具 目录中存放的是用于播放YUV格式视频的工具。 压缩视频 目录中存放的是笔者已压缩好了的263视频数据流文件

    H.263编解码源代码 目录中存放的是H.263视频编码器和解码器的程序代码。 \播放工具 目录中存放的是用于播放YUV格式视频的工具。 \压缩视频 目录中存放的是笔者已压缩好了的263视频数据流文件。 \原始视频 目录中存放的是用于测试用的Demo视频,YUV格式。

    标签: 263 目录 视频 YUV

    上传时间: 2013-11-30

    上传用户:h886166

  • 用verilog设计密勒解码器 一、题目: 设计一个密勒解码器电路 二、输入信号: 1. DIN:输入数据 2. CLK:频率为2MHz的方波

    用verilog设计密勒解码器 一、题目: 设计一个密勒解码器电路 二、输入信号: 1. DIN:输入数据 2. CLK:频率为2MHz的方波,占空比为50% 3. RESET:复位信号,低有效 三、输入信号说明: 输入数据为串行改进密勒码,每个码元持续时间为8μs,即16个CLK时钟;数据流是由A、B、C三种信号组成; A:前8个时钟保持“1”,接着5个时钟变为“0”,最后3个时钟为“1”。 B:在整个码元持续时间内都没有出现“0”,即连续16个时钟保持“1”。 C:前5个时钟保持“0”,后面11个时钟保持“1”。 改进密勒码编码规则如下: 如果码元为逻辑“1”,用A信号表示。 如果码元为逻辑“0”,用B信号表示,但以下两种特例除外:如果出现两个以上连“0”,则从第二个“0”起用C信号表示;如果在“通信起始位”之后第一位就是“0”,则用C信号表示,以下类推; “通信起始位”,用C信号表示; “通信结束位”,用“0”及紧随其后的B信号表示。 “无数据”,用连续的B信号表示。

    标签: verilog 2MHz DIN CLK

    上传时间: 2013-12-02

    上传用户:wang0123456789

  • 新型SAA7115 将扩展飞利浦半导体在个人视频录象市场的视频解码器领导供应商的地位。为实现更丰富的个人视 频录象体验

    新型SAA7115 将扩展飞利浦半导体在个人视频录象市场的视频解码器领导供应商的地位。为实现更丰富的个人视 频录象体验,飞利浦重新设定了视频逼真度的标准,并增强了内容保护的深度,这会进一步鼓励内 容供应商继续进行引人入胜的编程开发

    标签: 7115 SAA 扩展 半导体

    上传时间: 2016-01-07

    上传用户:wangzhen1990