数学建模32种常规方法1..第一章 线性规划.pdf10.第十章 数据的统计描述和分析.pdf11.第十一章 方差分析.pdf12.第十二章 回归分析.pdf13.第十三章 微分方程建模.pdf14.第十四章 稳定状态模型.pdf15.第十五章 常微分方程的解法.pdf16.第十六章 差分方程模型.pdf17.第十七章 马氏链模型.pdf18.第十八章 变分法模型.pdf19.第十九章 神经网络模型.pdf2.第二章 整数规划.pdf20.第二十章 偏微分方程的数值解.pdf21.第二十一章 目标规划.pdf22.第二十二章 模糊数学模型.pdf23.第二十三章 现代优化算法.pdf24.第二十四章 时间序列模型.pdf25.第二十五章 存贮论.pdf26.第二十六章 经济与金融中的优化问题.pdf27.第二十七章 生产与服务运作管理中的优化问题.pdf28.第二十八章 灰色系统理论及其应用.pdf29.第二十九章 多元分析.pdf3.第三章 非线性规划.pdf30.第三十章 偏最小二乘回归.pdf31、支持向量机(数学建模).pdf32、作业计划(数学建模).pdf4.第四章 动态规划.pdf5.第五章 图与网络.pdf6.第六章 排队论.pdf7.第七章 对策论.pdf8.第八章 层次分析法.pdf9.第九章 插值与拟合.pdf前言.pdf灰色预测公式的理论缺陷及改进.pdf
标签： 数学建模
上传时间： 2021-10-20
上传用户：kingwide
VIP专区-嵌入式/单片机编程源码精选合集系列（69）资源包含以下内容：1. vxworks下ospf协议栈.2. vxworks下的bridge协议栈.3. vxworks下radius协议栈 的源代码.4. 一份很好的ARM开发原理图.5. STR710串口测试程序.6. STR710的ADS下的测试程序.7. eboot源码.8. 用REDBOOT引导WINCE的说明.9. use of NIOS PIO to simulate I2C bus,to initial TVP5150.10. 数字钟原理图 数字钟原理图 数字钟原理图 数字钟原理图.11. 数字万用表芯片MAX134的驱动,包括一些资料,知识源于网络.12. 这是一称的项目原文件,包括T9汉字输入,打印机,24C512,已经引用到产品上.13. msp430F435做的医疗器械,包括语音模块,知识源于网络.14. 针对ARM优化过的FFT算法。其中20点.15. 采用stc12c5404ad的５１系列内核无刷控制器程序.16. 很好的CPLD方面的书籍.17. 430中精确延时方法.18. 俄国佬的基于LM1875 20W吉他音箱的原理图和PCB.19. 语音控制小车电路设计原理图.20. 此为本人今期一个项目的部分C51源程序.21. 这是一个MINITGUI2。0的应用程序.22. 本程序提供了经典PID算法的优化算法.23. ucosII在arm920T内核s3c2410移植的代码..24. s3c2410的Nandflash的bootloader,参考wince的boot.25. s3c2410上移植ucos,并在ucos下实现iis音频功能.26. 立宇泰４４Ｂ０所有测试源代码.27. BANYANII,JTAG SERVER,可以用ＷＩＧＧＬＥＲ调试ＡＲＭ程序的软件.28. ４５１０Ｕ＿ＢＯＯＴ源代码.29. 三星原厂的CE5.0bsp,包括eboot.30. 这是一个用VHDL +图形法在CPLD内部搭建的液晶显示的驱动程序。液晶是ocmj5*10系列.31. 研勤公司2440开发板的测试程序.32. 本文为采用VHDL编写的程序及报告。步骤如下：1设计三位二进制计数器程序 二:设计一驱动循环显示7位数字 2编写LED控制程序如下： 3设计采用原理图方式如下:.33. 成都理工大学基于MAXPLUS II 的设计过程报告内涵有源程序及设计过程中的调试：在文本编辑窗口中输入二进制8位优先编码器的程序； 3设计驱动显示程序如下： 5采用原理图方式设计如下： 6引角.34. Avalon_TFT_LCD是Nios系统液晶显示控制方案,供大家参考..35. 公园导游图 数据结构课程设计作业 需要的人下 功能：给出一张某公园的导游图.36. keil for arm 下的嵌入式ucos操作系统下的串口通讯例程.37. fpga/CPLD开发管理Digit-Serial DSP Functions.38. S3C2410 原理图.39. ADI BLACKFIN BF533 的IIC驱动程序.40. I2C to serial communication code.
上传时间： 2013-07-03
上传用户：eeworm
电机优化设计是复杂的有约束、非线性、混合离散多变量规划问题.该文在对电机优化设计理论进行研究的基础上,从一般传统的优化方法入手,对电机的全局优化设计方法特别是遗传算法进行了详细的研究和探讨.该论文的主要工作包括:(1)对适应于电机优化设计的常用传统优化方法(HOOKE-JEEVES法、MDOD法和SUMT法)进行了较为详细的研究,给出了各种方法的计算流程和步骤;(2)对全局优化的理论和方法进行了研究,分析了全局优化方法中的随机实验法、模拟退火算法和模拟进化算法各自的特点,对遗传算法的工作原理及其诸要素进行了详细的探讨;(3)在对遗传算法的基本原理进行研究的基础上,进行了电机优化设计遗传算法的研究,分析了各要素对电机优化设计遗传算法性能的影响;(4)建立了三相异步电机多目标优化设计的数学模型,分别编制了基于HOOKE-JEEVES法、MDOD法和多轮进化遗传算法的电机优化设计程序,并对使用各种优化方法优化的结果进行了对比分析.
上传时间： 2013-04-24
上传用户：tonyshao
电压空间矢量脉冲宽度调制技术是一种性能优越、易于数字化实现的脉冲宽度调制方案。在常规SVPWM算法中，判定等效电压空间矢量所处扇区位置时需要进行坐标旋转和反正切三角函数的运算，计算特定电压空间矢量作用时间时需要进行正弦、余弦三角函数的运算以及过饱和情况下的归一化处理过程，同时，在整个SVPWM算法中还包含了无理数的运算，这些复杂计算不可避免地会产生大量计算误差，对高精度实时控制产生不可忽视的影响，而且这些复杂运算的计算量大，对系统的处理速度要求高，程序设计复杂，系统运行时间长，占用系统资源多。因此，从工程实际应用的角度出发，需要对常规SVPWM算法进行优化设计。 本文提出的优化SVPWM算法，只需进行普通的四则运算，计算非常简单，克服了上述常规SVPWM算法中的缺点，同时，采用交叉分配零电压空间矢量，并将零电压空间矢量的切换点置于各扇区中点的方法，达到降低三相桥式逆变电路中开关器件开关损耗的目的。SVPWM算法要求高速的数据处理能力，传统的MCU、DSP都难以满足其要求，而具有高速数据处理能力的FPGA/CPLD则可以很好的实现SVPWM的控制功能，在实时性、灵活性等方面有着MCU、DSP无法比拟的优越性。本文利用MATLAB/Simulink软件对优化的SVPWM系统原型进行建模和仿真，当仿真效果达到SVPWM系统控制要求后，在XilinxISE环境下采用硬件描述语言设计输入方法与原理图设计输入方法相结合的混合设计输入方法进行FPGA/CPLD的电路设计与输入，建立相同功能的SVPWM系统模型，然后利用ISESimulator（VHDL/Verilog）仿真器进行功能仿真和性能分析，验证了本文提出的SVPWM优化设计方案的可行性和有效性。
上传时间： 2013-06-27
上传用户：小儒尼尼奥
电压空间矢量脉冲宽度调制技术是一种性能优越、易于数字化实现的脉冲宽度调制方案。在常规SVPWM算法中，判定等效电压空间矢量所处扇区位置时需要进行坐标旋转和反正切三角函数的运算，计算特定电压空间矢量作用时间时需要进行正弦、余弦三角函数的运算以及过饱和情况下的归一化处理过程，同时，在整个SVPWM算法中还包含了无理数的运算，这些复杂计算不可避免地会产生大量计算误差，对高精度实时控制产生不可忽视的影响，而且这些复杂运算的计算量大，对系统的处理速度要求高，程序设计复杂，系统运行时间长，占用系统资源多。因此，从工程实际应用的角度出发，需要对常规SVPWM算法进行优化设计。 本文提出的优化SVPWM算法，只需进行普通的四则运算，计算非常简单，克服了上述常规SVPWM算法中的缺点，同时，采用交叉分配零电压空间矢量，并将零电压空间矢量的切换点置于各扇区中点的方法，达到降低三相桥式逆变电路中开关器件开关损耗的目的。SVPWM算法要求高速的数据处理能力，传统的MCU、DSP都难以满足其要求，而具有高速数据处理能力的FPGA/CPLD则可以很好的实现SVPWM的控制功能，在实时性、灵活性等方面有着MCU、DSP无法比拟的优越性。本文利用MATLAB/Simulink软件对优化的SVPWM系统原型进行建模和仿真，当仿真效果达到SVPWM系统控制要求后，在XilinxISE环境下采用硬件描述语言设计输入方法与原理图设计输入方法相结合的混合设计输入方法进行FPGA/CPLD的电路设计与输入，建立相同功能的SVPWM系统模型，然后利用ISESimulator（VHDL/Verilog）仿真器进行功能仿真和性能分析，验证了本文提出的SVPWM优化设计方案的可行性和有效性。
上传时间： 2013-07-30
上传用户：15953929477
本文主要对基于FPGA芯片的椭圆曲线密码算法的实现及优化设计进行了研究。由于点乘运算极大影响了椭圆曲线密码系统的加/解密速度，本文对点乘运算的FPGA设计进行了重点优化。首先比较分析了三种点乘算法，从运算复杂度的角度确定了蒙哥马里算法是最利于FPGA芯片实现的。然后根据蒙哥马里算法，用VerilogHDL语言实现了基于FPGA芯片的椭圆域中的基本运算(模加、模乘、模平方和模逆)。通过三种模乘算法在FPGA上的实现，设计出一种串并混合的乘法器，达到了面积与速度的最佳匹配。 本文利用Modelsim对本课题设计的硬件系统进行了仿真实验，验证了所设计的硬件系统完成了椭圆曲线密码算法在FPGA上的实现。最后使用SynplifyPro进行综合及布局布线，综合报告文件证明了本课题所设计的ECC加密系统达到了优化芯片速度和面积的目的。
上传时间： 2013-04-24
上传用户：thuyenvinh
在信息化发展的当前，音视频等多媒体作为信息的载体，在社会生活的各个领域，起着越来越重要的作用。数字视频的海量性成为阻碍其应用的的瓶颈之一。在这种情况下，H．264作为新一代的视频压缩标准，以其高性能的压缩效率，成为备受关注的焦点和研究问题。H．264通过运动估计/运动补偿（MP/MC）消除视频时间冗余，对差值图像进行离散余弦变换（DCT）消除空间冗余，对量化后的系数进行可变长编码（VLC）消除统计冗余，获得了极高的压缩效率。随着嵌入式处理器性能的逐渐提升和3G网络即将商用的推动，H．264以其优秀的压缩性能，无论是无线信道传输方面，还是存储容量有限的嵌入式设备都具有广阔的应用前景。 但H．264在提升压缩性能的同时付出的代价是算法复杂度的成倍增加，实际应用中人们对视频解码的实时性要求严格，已出现的对应算法代码多基于PC通用处理器实现，而嵌入式设备的主频和处理能力仍然相对有限，存储容量相对较小，总线速率相对偏低，因此必须对标准对应算法进行优化移植，才能满足实际应用的需求。 本文在对H．264标准及其新特性进行详细介绍后，重点研究了在解码端如何针对解码耗时较多的模块进行改进，然后将算法移植到ARM平台，并针对平台特点作出相应优化，最后完成解码图象显示，并给出了测试结果。本文主要完成的工作如下： 详细分析了H．264的参考软件JM中解码流程，并利用测试工具分析了各模块耗时，针对耗时较多的模块如插值运算及去块滤波模块，提出了对应的改进算法并在H．264的参考软件JM86上进行了实现，PC测试实验证明了算法改进的优越性和运算优化的可行性。最后针对ARM平台，在对程序结构和对应代码进行优化之后，将其移植到WINCE系统之下，同时给出了WINCE平台解码后图象加速显示方法，并对最终测试结果与性能做出了评价。
上传时间： 2013-06-04
上传用户：shijiang
2000年10月2日，美国国家标准与技术研究所宣布采用Rijndael算法作为高级加密标准，并于2002年5月26日正式生效，AES算法将在今后很长一段时间内，在信息安全中扮演重要角色。因此，对AES算法实现的研究就成为了国内外的热点，会在信息安全领域得到广泛的应用。用FPGA实现AES算法具有快速、灵活、开发周期短等优点。 本论文就是针对AES加、解密算法在同一片FPGA中的优化实现问题，在深入分析了AES算法的整体结构、基本变换以及加、解密流程的基础上，对AES算法的加、解密系统的FPGA优化设计进行了研究。主要内容为： 1．确定了实现方案以及关键技术，在比较了常用的结构后，采用了适合高速并行实现AES加、解密算法的结构——内外混合的流水线结构，并给出了总体的设计框图。由于流水线结构不适用于反馈模式，为了达到较高的运算速度，该系统使用的是电码本模式(ECB)的工作方式； 2．对各个子模块的设计分别予以详细分析，结合算法本身和FPGA的特点，采用查表法优化处理了字节代换运算，列混合运算和密钥扩展运算。同时，考虑到应用环境的不同，本设计支持数据分组为128比特，密钥长度为128比特、192比特以及256比特三种模式下的AES算法加、解密过程。完成了AES加、解密算法在同一片FPGA中实现的这个系统的优化设计； 3．利用QLJARTUSII开发工具进行代码的编写工作和综合编译工作，在 MODELSIM中进行仿真并给出仿真结果，给出了各个模块和整个设计的仿真测试结果； 4．和其他类似的设计做了横向对比，得出结论：本设计在保证了速度的基础上实现了资源和速度的均衡，在性能上具有较大的优势。
上传时间： 2013-05-25
上传用户：wcl168881111111
本文从AES的算法原理和基于ARM核嵌入式系统的开发着手，研究了AES算法的设计原则、数学知识、整体结构、算法描述以及AES存住的优点利局限性。 针对ARM核的体系结构及特点，对AES算法进行了优化设计，提出了从AES算法本身和其结构两个方面进行优化的方法，在算法本身优化方面是把加密模块中的字节替换运算、列混合运算和解密模块中的逆列混合运算中原来的复杂的运算分别转换为简单的循环移位、乘和异或运算。在算法结构优化方面是在输入输山接口上采用了4个32位的寄存器对128bits数据进行了并行输入并行输出的优化设计；在密钥扩展上的优化设计是采用内部扩展，即在进行每一轮的运算过程的同时算出下一轮的密钥，并把下一轮的密钥暂存在SRAM里，使得密钥扩展与加/解密运算并行执行；加密和解密优化设计是将轮函数查表操作中的四个操作表查询工作合并成一个操作表查询工作，同时为了使加密代码在解密代码中可重用，节省硬件资源，在解密过程中采用了与加密相一致的过程顺序。 根据上述的优化设计，基于ARM核嵌入式系统的ADS开发环境，提出了AES实现的软硬件方案、AES加密模块和解密模块的实现方案以及测试方案，总结了基于ARM下的高效编程技巧及混合接口规则，在集成开发环境下对算法进行了实现，分别得出了初始密钥为128bits、192bits和256bits下的加密与解密的结果，并得剑了正确验证。在性能测试的过程中应用编译器的优化选项和其它优化技巧优化了算法，使算法具有较高的加密速度。
上传时间： 2013-04-24
上传用户：liansi
遗传算法优化神经网络结构源程序
上传时间： 2015-01-08
上传用户：410805624
