虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

虚拟测试

  • FPGA软硬件性能基准测试的研究

    现场可编程门阵列FPGA具有性能好、规模大、可重复编程、开发投资小等优点,在现代电子产品中应用得越来越广泛。随着微电子技术的高速发展,成本的不断下降,FPGA正逐渐成为各种电子产品不可或缺的重要部件。 FPGA软件复杂的设置和不同的算法、FPGA硬件多样的结构和丰富的功能、各个厂商互不兼容的软硬件等差异,都不仅使如何挑选合适的软硬件用于产品设计成为FPGA用户棘手的问题,而且使构造一个精确合理的FPGA软硬件性能的测试方法变得十分复杂。 基准测试是用一个基准设计集按照统一的测试规范评估和量化目标系统的软件或硬件性能,是目前计算机领域应用最广泛、最主要的性能测试技术。 通过分析影响FPGA软硬件性能基准测试的诸多因素,比如基准设计的挑选、基准设计的优化,FPGA软件的设置和约等,本文基于设计和硬件分类、优化策略分类的基准测试规范,提出了一组详尽的度量指标。 基准测试的规范如下,首先根据测试目的配置测试环境、挑选基准设计和硬件分类,针对不同的FPGA软硬件优化基准设计,然后按照速度优先最少优化、速度优先最大优化、资源和功耗优先最少优化、资源和功耗优先最大优化四种优化策略分别编译基准设计,并收集延时、成本、功耗和编译时间这四种性能数据,最后使用速度优先最少优化下的性能集、速度优先最少优化性能集、资源和功耗优先最少优化下的性能集、资源和功耗优先最大优化下的性能集、速度优先最少和最大优化之间性能集的差、速度优先最少优化下性能集的比较等十个度量指标量化性能,生成测试报告。 最后,本基准测试规范被应用于评估和比较Altera和Xilinx两厂商软硬件在低成本领域带处理器应用方面的性能。

    标签: FPGA 软硬件 性能 基准测试

    上传时间: 2013-04-24

    上传用户:zhangyi99104144

  • 基于FPGA的PCI数据采集卡的研究与开发

    随着信息技术和电子技术的进步和日益成熟,计算机数据采集技术得到了广泛应用。由于ISA数据采集卡的固有缺陷,PCI接口的数据采集卡将逐渐取代ISA数据采集卡,成为数据采集的主流。为了简化PCI数据采集卡结构,提高数据采集可靠性,本文研究并开发了一种基于FPGA的PCI结构的数据采集卡系统。 论文对PCI对目标设备数据采集卡实现的原理和方法进行了深入研究,设计了基于FPGA的PCI数据采集卡的硬件电路,通过在FPGA中嵌入了PCI目标设备的IP核与用户逻辑部分,构成了SOPC系统。使用Verilog硬件描述语言设计并实现了FPGA内部采集数据管理、数据管理寄存器和FIFO数据缓冲队列等模块电路。利用ModelSim对PCI系统进行了仿真。完成了系统硬件电路PCB板的设计,最终制作了PCI数据采集卡。 论文针对PCI结构的数据采集卡系统软件需求,研究了WDM设备驱动软件、Windows环境的简易虚拟示波器以及简易虚拟逻辑仪实现原理和方法。利用DriverStudio+Windows DDK for XP+VC6的软件平台,开发了WDM设备驱动程序。实现了Windows环境的简易虚拟示波器,和简易虚拟逻辑仪。系统测试结果表明该系统设计正确,系统运行稳定,功能和指标达到了设计要求。

    标签: FPGA PCI 数据采集卡

    上传时间: 2013-07-22

    上传用户:z754970244

  • 基于DSP技术的虚拟式FFT频谱分析仪

    基于DSP技术的虚拟式FFT频谱分析仪:虚拟仪器已经成为仪器发展的一个重要方向,目前已在众多领域获得了广泛应用。FFT 频谱分析是机械工程、故障诊断等诸多领域所广泛采用的分析方法。但传统FFT

    标签: DSP FFT 虚拟 频谱分析仪

    上传时间: 2013-04-24

    上传用户:wc412467303

  • SD卡-SDHC卡扇区读写测试

    8051单片机配套的SD卡-SDHC卡扇区读写测试

    标签: SDHC SD卡 读写 测试

    上传时间: 2013-04-24

    上传用户:打算打算

  • 基于FPGA的Java虚拟机实现

    使用Java语言有非常多的好处,如安全的对象引用、语言级支持多线程和跨平台等特性。但是嵌入式系统中Java语言的应用却很少见,这是由于Java如下两方面的不足: (1)Java虚拟机实现需要大量的硬件资源;(2)Java语言的运行时间不可预测。 为此,本论文将实现一个能够应用在低端FPGA器件的实时Java虚拟机。论文的主要创新点如下: 1.使用基于堆栈的RISC模型处理器实现CISC模型的JVM; 2.处理器微指令无任何相关性; 3.所设计的JVM能使Java程序拥有足够的底层访问能力。 论文的主要内容和工作如下: 1.制定基于堆栈的RISC结构处理器各级结构。 2.设计简洁高效的处理器微指令,并且微指令能够满足字节码的需要。 3.制定Java字节码到处理器代码的转换关系和快速转换结构。 4.设计中使用高速缓存,提高运行速度。 5.优化堆栈的硬件结构,使得出栈入栈操作更加简洁快速。 6.设计一系列的本地方法,使得Java程序能够直接访问底层资源。 7.将Java类库使用本地方法实现。 8.自定义程序在内存中的结构,并使用装载工具实现。 9.制定处理外围数据处理机制,如IO和内存接口10.制定中断处理方式,并且实现软中断的机制。

    标签: FPGA Java 虚拟机

    上传时间: 2013-06-11

    上传用户:417313137

  • 硬件测试技术及信号完整性分析

    测试的目的决定了如何去组织测试。如果测试的目的是为了尽可能多地找出错误,那么测试就应该直接针对设计比较复杂的部分或是以前出错比较多的位置。如果测试目的是为了给最终用户提供具有一定可信度的质量评价,那么测试就应该直接针对在实际应用中会经常用到的商业假设。 

    标签: 硬件 测试技术 信号完整性

    上传时间: 2013-07-03

    上传用户:小杨高1

  • RFID读写器通讯虚拟检测系统

    RFID技术是一种新兴的自动识别技术,具有信息量大、读取距离远、可同时读取多张卡片等特点,被广泛应用于门禁、物流、管理等领域. 虚拟仪器是现代计算机技术和仪器技术深层次结合的产物.虚拟仪器充分利用了计算机的运算、存储、回放显示及文件管理等智能化功能,同时把传统仪器的专业化功能和面板控件软件化,使之与计算机结合构成一台功能完全与传统硬件仪器相同,同时又充分享用了计算机软硬件资源的全新虚拟仪器系统. Wiegand协议和ABA协议作为一种常用的通讯协议被广泛的应用于RFID读卡器与上位机之间的通讯以及RFID读卡器与控制器之间的通讯.本设计的目的是检测Wiegand协议和ABA协议的数据通信是否符合协议规定,主要包括脉冲宽度、脉冲间隔等.本设计包含FPGA和上位机软件两部分,FPGA上完成对信号的采样和对采样数据的储存和缓冲,上位机完成对采样数据的处理,以及波形的显示.FPGA上的设计应用Verilog语言在Altera公司的Max+PlusII平台上进行开发.上位机软件设计基于NI公司的图形化编程软件LabVIEW.

    标签: RFID 读写器 虚拟检测

    上传时间: 2013-05-20

    上传用户:1134473521

  • 3C认证中的电磁兼容测试与对策

    书中以国家“3C”认证为出发点,引出产品对电磁兼容的基本要求,给出相关产品所必须进行的电磁兼容测试项目及所采用测试标准。本书无意成为现有标准的翻版,而希望成为读者在学习、理解和掌握标准时的一种补充。为此,书中重点说明每种试验的目的、作者对标准的理解、试验中对试验仪器的要求、必须有的试验配置、正确的试验方法和对标准的点评等。考虑到国内众多企业在开展电磁兼容试验的同时,也在考虑试验场地的建设,为此本书也选编了部分这方面的内容,说明了各种场地的特点、主要技术指标及选用中的注意事项。

    标签: 3C认证 电磁兼容测试

    上传时间: 2013-07-09

    上传用户:gmh1314

  • 硬件测试资料

    \培训资料\射频硬件知识\硬件测试技术似懂非懂

    标签: 硬件测试

    上传时间: 2013-08-05

    上传用户:Wwill

  • 三维图形几何管线的算法

    近年来,计算机图形学应用越来越广泛,尤其是三维(3D)绘图。3D绘图使用3D模型和各种影像处理产生具有三维空间真实感的影像,应用于虚拟真实情况以及多媒体的产品上,且多半是使用低成本的实时3D计算机绘图技术为基础。在初期3D图形学刚起步时,由于图形简单,因此可以利用CPU来运算,但随着图形学技术的发展,所要绘制的图形越来越复杂,这时如果单纯依赖CPU来处理,不能达到实时的要求,因此需要专门的硬件来加速图形处理,GPU(图形处理单元)因此出现了。不过由于3D图形加速硬件的复杂性和短寿命,这极大地提高了对硬件开发环境的需要。为了更好的对设计进行更改和测试,不能仅仅用专门定制的方法来设计,需要其他的方:硬件描述语言(HDL)和FPGA。 随着计算机绘图规模的需要,借助辅助硬件资源,来提高图形处理单元(GPU)处理速度的需求越来越普遍。自从15年前现场可编程门阵列(FPGA)开始出现以来,其在可编程硬件领域所起的作用越来越大。它们在速度、体积和速度方面都有了很大的提高。这意味着FPGA在以前只能使用专用硬件的场合越来越重要。其中一个应用领域就是3D图形渲染,在这个研究领域里人们正在利用具有可编程性能的FPGA来帮助改进图形处理单元(GPU)的性能。 能够在廉价、可动态重新配置的FPGA上实现复杂算法来辅助硬件设计。本文的设计就是通过在FPGA上实现3维图形几何处理管线部分功能来提高图形处理速度。具体实现中使用硬件描述语言(Verilog HDL)进行逻辑设计,并发现问题解决问题。 本文主要特色如下: 1.针对几何变换换子系统,提出一种硬件实现方案,该方案能对基本的几何变换如:平移、缩放、旋转和投影进行操作。首先构造出总体变换矩阵,随后进行矩阵乘法运算,再进行投影变换,最后输出变换座标。提出一种脉动阵列结构,用于两个矩阵的乘法运算。找到一种快捷的方法来实现矩阵相乘,将能大大提高系统的效率。 2.对于3D图形裁剪,文中描述了一种裁剪引擎,它能够处理3D图形中的裁剪、透视除法以及视口映射的功能。硬件实现的难度取决于裁剪算法的复杂程度。我们在Sutherland-Hodgman裁剪算法的基础上提出一种新的裁剪算法,该算法通过去除冗余顶点以提高处理速度,同时利用编码来判断线段可见性的方法使得硬件实现变得很容易。 3.最后,我们在FPGA上实现了几何变换以及三维裁剪,并与C语言的模拟结果对比发现结果正确,且三维裁剪能够以3M个三角形/s的速度运行,满足了图形流水中的实时性要求。

    标签: 三维图形 几何 算法

    上传时间: 2013-04-24

    上传用户:yerik