本程序用于MICROCHIP 24LC64 EEPROM的读写。本程序不使用芯片级联方式， 请将A0，A1，A2 管脚接至低电平。本程序使用IOC6作为SDA，IOC7作为SCL。 程序中的地址空间最大可至64K：24LC00-16-0，24LC01-128-8，24LC02-256-8， 24LC04-512-16，24LC08-1K-16，24LC16-2K-32，24LC32-4K-32，24LC64-8K-32， 24LC128-16K-64，24LC256-32K-64，24LC512-64K-128，读写数据均为8bits。 以上器件的格式为（型号-地址空间-页大小）不同器件的页大小不同，因此页写 程序需作相应修改，其他字节写，随机读以及顺序读程序均相同
上传时间： 2016-11-07
上传用户：kytqcool
CAN RTL级设计,详细介绍了符合CAN协议的芯片级设计。
上传时间： 2017-06-11
上传用户：dapangxie
用于MEMS芯片封盖保护的金-硅键合新结构，与器件制造工艺兼容!键合温度低!有足够的键合强度，不损坏器件结构，实现了MEMS器件的芯片级封装。
上传时间： 2016-07-26
上传用户：leishenzhichui
随着集成电路频率的提高和多核时代的到来，传统的高速电互连技术面临着越来越严重的瓶颈问题，而高速下的光互连具有电互连无法比拟的优势，成为未来电互连的理想替代者，也成为科学研究的热点问题。目前，由OIF(Optical Intemetworking Forum，光网络论坛)论坛提出的甚短距离光互连协议，主要面向主干网，其延迟、功耗、兼容性等都不能满足板间、芯片间光互连的需要，因此，研究定制一种适用于板级、芯片级的光互连协议具有非常重要的研究意义。 本论文将协议功能分为数据链路层和物理层来设计，链路层功能包括了协议原语设计，数据帧格式和数据传输流程设计，流量控制机制设计，协议通道初始化设计，错误检测机制设计和空闲字符产生、时钟补偿方式设计；物理层功能包含了数据的串化和解串功能，多通道情况下的绑定功能，数据编解码功能等。 然后，文章采用FPGA(Field Programmable Gate Array,现场可编程门阵列)技术实现了定制协议的单通道模式。重点是数据链路层的实现，物理层采用定制具备其功能的IP(Intellectual Property,知识产权)——RocketIO来实现。实现的过程中，采用了Xilinx公司的ISE(Integrated System Environment,集成开发环境)开发流程，使用的设计工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。 最后，本文对实现的协议进行了软件仿真和上扳测试，访真和测试结果表明，实现的单通道模式，支持的最高串行频率达到3.5GHz，完全满足了光互连验证系统初期的要求，同时由RocketIO的高速串行差分口得到的眼图质量良好，表明对物理层IP的定制是成功的。
上传时间： 2013-06-28
上传用户：guh000
重点讨论芯片级和PCB级射频电路设计和测试中经常遇到的阻抗匹配、接地、单端到差分转换、容差分析、噪声与增益和灵敏度、非线性和杂散波等关键问题。
上传时间： 2013-10-30
上传用户：924484786
高精度芯片级原子钟 最新文档 与之前的手册指令有修改
上传时间： 2016-07-13
上传用户：shami0315
《射频电路与芯片设计要点》是2007年06月高等教育出版社出版的图书，作者是(美国)李缉熙。本书重点讨论芯片级和PCB级射频电路设计和测试中经常遇到的阻抗匹配、接地、单端到差分转换、容差分析、噪声与增益和灵敏度、非线性和杂散波等关键问题。第1章 阻抗匹配的重要性第2章 阻抗匹配第3章 射频接地第4章 无源贴片元件的等效电路第5章 单端电路和差分对电路第6章 巴伦第7章 容差分析第8章 RFIC设计前景展望第9章 接收机的噪声、增益和灵敏度第10章 非线性和杂散分量第11章 级联方程和系统分析第12章 从模拟通信系统到数字通信系统
标签： 射频电路
上传时间： 2022-07-04
上传用户：jiabin
电脑芯片级维修，主板IO芯片图纸，很全的哦。
上传时间： 2013-04-24
上传用户：er1219
在当今的广播系统中，绝大部分的视频信号是隔行采样的。采用这种扫描格式，能够大幅度地减少视频的带宽，但也会引起彩色爬行、画面闪烁、边缘模糊及锯齿等现象。这种缺陷经人尺寸屏幕放大后就更加明显。为改善画面的视觉效果，去隔行技术应运而生。同时，视频信号本身的低帧频也会导致行抖动、线爬行以及大面积闪烁等视觉效果上的缺陷。增加扫描频率会把这些视觉缺陷搬移到人眼不敏感的高频区域上去从而产生较好的主观图象质量。而为了适应不同显示终端以及对图像大小变化的要求就必须对原始信号分辨率即每帧行数和每行像素数进行变换。因此去隔行、帧频转换、分辨率变换成为视频格式转换的基本内容。 FPGA 的出现是VLSI技术和EDA技术发展的结果。FPGA器件集成度高、体积小，具有通过用户编程实现专门应用的功能。它允许电路设计者利用基于计算机的开发平台，经过设计输入、仿真、测试和校验，直到达到预期的结果。使用FPGA器件可以大大缩短系统的研制周期，减少资金投入。另外采用FPGA器件可以将原来的电路板级产品集成芯片级产品，从而降低了功耗，提高了可靠性，同时还可以很方便的对设计进行在线修改。 该文在介绍了视频格式转换中的主要算法后，重点对去隔行、帧频转换、分辨率变换的FPGA综合实现方案进行了由简单到复杂的深入研究，分别给出了最简解决方案、基于非线性算法的解决方案和基于运动补偿的解决方案。最简解决方案利用线性算法将去隔行，帧频转换，分辨率变换三项处理同时实现，达到FPGA内部资源和外部RAM耗用量都为最小的要求，是后续复杂方案的基础。其中去隔行采用场合并方式，帧频转换采用帧重复方式，分辨率变换采用均匀插值方式。基于非线性算法的解决方案中加入了对静止区域的判断，静止区域的输出像素值直接选用相应位置的已存输入数据，非静止区域的输出像素值通过对已存输入数据进行非线性运算得出。基于运动补偿的解决方案在对静止区域进行判断和处理的基础上，对欲生成的变频后的场间插值帧进行运动估计，根据运动矢量得出非静止区域的输出像素值。其中为求得输入场间相应时间位置上的插值帧输出数据，该方案采用了自定义的前后向块匹配运动估计方式，通过对三步搜索算法的高效实现，将SAD 值进行比较得出运动矢量。
上传时间： 2013-07-19
上传用户：米卡
目前在各行各业中应用种类繁多的测量仪器随着仪器性能指标要求的逐渐提升以及功能的不断拓展，对仪器控制系统的实时性和集成化程度等性能的要求也越来越高。目前发展的趋势是开放式、集成度向芯片级靠拢的高实时性仪器。针对目前传统的系统设计存在着功能简单、速度慢、实时性差、对数据的再加工处理能力极为有限等问题，本文根据课题需要提出了一种基于ARM+FPGA架构的高速实时数据采集嵌入式系统方案，应用在小功率半导体测量仪器上。方案采用三星S3C2410的ARM处理器进行管理控制，处理数据，界面显示；Altera公司的Cyclone系列的1C12 FPGA器件用来进行高速数据采集，提高了系统的实时性和集成化程度。 本文首先给出了ARM+FPGA架构的总体设计。硬件方面，简要讨论了ARM处理器的特点和优势，FPGA在高速采集和并行性上的优势，给出了硬件的总体结构和主要部件及相关接口。软件方面，研究了基于嵌入式Linux的嵌入式系统的构建和BootLoader的启动以及内核和根文件系统的结构，构建了嵌入式Linux系统包括建立交叉开发环境，修改移植BootLoader和裁减移植Linux内核，并且根据课题实际需要精简建立了根文件系统。 为了满足测量仪器的实时性，设计了ARM与FPGA的高速数据采集接口。进行了FPGA内部与ARM接口相关部分的硬件电路设计；通过分析ARM与FPGA内部时序的差异，针对ARM与FPGA内部FIFO时序不匹配的问题，解决了测量仪器中高速数据采集与处理速度不匹配的问题。接着，通过研究Linux设备驱动基本原理和驱动程序的开发过程，设计了Linux下的FPGA数据采集接口驱动程序，并且实现了中断传输。使得FPGA芯片通过高效可靠的驱动程序可以很好的与ARM进行通讯。 最后为了方便用户操作，进行了人机交互系统的设计。为了降低成本和提高实用性利用FPGA芯片剩余的资源实现了对PS/2键盘鼠标接口的控制，应用到系统中，大大提高了人机交互能力；通过比较分析目前比较流行的几种嵌入式GUI图形设计工具的优缺点，结合课题的实际情况选择了MiniGUI作为课题图形界面的开发。根据具体要求设计了适合测量仪器方面上使用的人机交互界面，并且移植到了ARM平台上，给测量仪器的使用提供了更好的交互操作。 本课题完成了嵌入式Linux开发环境的建立，针对课题实际硬件电路设计修改移植了bootloader，裁减移植了内核以及根文件系统的建立；设计了FPGA内部硬件电路，解决了接口中ARM与FPGA时序不匹配的问题，实现了ARM与FPGA之间的高速数据采集；设计了高速采集接口在嵌入式Linux下的驱动程序以及中断传输和应用程序；合理设计了适合测量仪器使用的人机交互界面，并巧妙设计了PS/2键盘鼠标接口，进一步提高了交互操作。
上传时间： 2013-06-21
上传用户：01010101
