FPGA/CPLD数字电路设计经验分享,包含许多常见设计问题。
标签： FPGA CPLD 数字 电路设计
上传时间： 2013-08-11
上传用户：Garfield
VHDL数字电路设计的电子书，很好的学习材料
标签： VHDL 数字 电路设计 电子书
上传时间： 2013-08-15
上传用户：dljwq
中国知名通信公司大唐电信FPGACPLD数字电路设计经验分享。
标签： FPGACPLD 大唐电信 数字 电路设计
上传用户：541657925
FPGA/CPLD数字电路设计经验分享，有助于设计能力提高
上传时间： 2013-08-17
上传用户：flg0001
FPGA/CPLD数字电路设计经验分享。大唐公司的！
标签： FPGA CPLD 数字 大唐
上传用户：wangchong
在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平
标签： 数字电路
上传时间： 2013-08-18
上传用户：nairui21
CPLD数字电路设计——使用MAX+plusⅡ入门篇.rar 不能错过的书籍
标签： CPLD plus MAX
上传时间： 2013-08-22
上传用户：zhtzht
关键词：FPGA 数字电路 时序 时延路径 建立时间 保持时间
标签： FPGA 数字电路 保持 时序
上传时间： 2013-08-31
上传用户：梧桐
CPLD数字电路设计硬件描述语言一例+一本经典教材，入门专用
标签： CPLD 数字 电路设计 硬件描述语言
上传时间： 2013-09-04
上传用户：as275944189
数字电路仿真，数字电路课程设计，proteus仿真，详细电路图
标签： 数字电路 仿真
上传时间： 2013-09-25
上传用户：ynsnjs
