本课题是应北京奔驰--戴姆勒克莱斯勒汽车制造有限公司的要求而研究的一种射频信号源。要求能产生并发射音乐调制的射频信号，用于其车载收音机的性能和接收效果的测试，能使收音机连续搜台，并且要分多个频段对其收音机的中波段进行逐台测试。因为以前的车载收音机都是通过电缆有线连接到其收音机上，但这样往往得不到实际效果，而且使用麻烦，所以在设计系统时选择使用无线射频(调幅)信号源，这样更容易让该公司方便使用，系统中还设计了很简洁的键盘和LCD交互界面，使工人操作时很容易上手。 在考虑系统方案的过程中，我们选择了少有人涉及的丁类放大器作为首选的放大电路，并使用单片机作为控制器。单片机已经是一种很成熟的微处理器，能很方便的产生数字音乐信号。 本论文的安排如下： 首先概述数字功率放大器和射频的发展及国内外发展情况。 第2章对论文的来源及整体方案做了简要的介绍。 第3章对单片机数字部分做了详细的论述，讲述了数字信号的产生原理，分频系数的确定，以及各个硬件的具体功能。 第4章将是本文的重点，论述了数字功率放大部分的数学原理，并详细介绍了数字功放的原理。现在，数字功率放大器虽然在射频领域少有具体应用，但数字世界的发展步伐将无法停止，这就要求对原有的传统意义上的放大电路进行改进，具有一定的创新意义。 第5章对滤波网络和输出匹配网络进行了深入的理论分析和研究，并将研究应用于实际，最终得到了比较满意的现场效果。 最后一章总结了在实际研究中遇到的问题和解决方法，并对本课题的发展做了总结。
上传时间： 2013-06-18
上传用户：moonkoo7
在电力系统中，无功功率是影响电网稳定的一个重要因素，它关系到整个电力系统能否安全稳定的运行，无功补偿是保证电力系统高效可靠运行的有效措施之一。基于国内电力市场的需求现状，考虑到无功补偿的实现条件和经济适应性，研制出了一种基于DSP TMS320LF2407A控制的TSC型低压动态无功补偿装置。该装置以实时的电网监测数据为依据，以低压网的最佳无功补偿为对象。 本文主要研究了TSC无功补偿的基本原理，无功补偿的控制方式和原理，以及控制器的软、硬件的设计。在硬件设计方面，由DSP TMS320LF2407A作为主控制器，能够实现自动采样计算、无功自动调节、故障保护、数据存储等功能，具有比传统的单片机控制运算速度高，实时性好的特点。采用晶闸管控制投切电容器，完全实现了电容器的快速，无弧，无冲击投切，具有优良的性能。在软件上，采用C语言和汇编语言混合编程，遵循模块化设计原则，提高了系统的通用性和维护的简易程度。在投切原则上，与常见的功率因数控制方案相比较，采用电压无功复合控制，避免了轻载投切振荡，使无功调节更为合理。为了实现装置应具有的功能，本文设计并制作了较为完整的控制电路及其外围设备的硬件电路。它们包括触发电路、采样电路及通讯电路等。文中设计编写了整个控制系统的控制程序，给出了控制软件的结构框图。在本文中，还设计了电容器保护电路，以及装置在电网谐波含量超标时采取的保护措施。实验结果表明，本装置软硬件设计合理，控制方法可行，系统运行可靠，达到了预期的目的。
上传时间： 2013-04-24
上传用户：zaizaibang
断路器是电力系统中重要的控制和保护设备，对维护电力系统的安全、稳定和可靠运行起着重要的作用。如何使断路器高度智能化，并且更安全和可靠，是电力系统保护的发展要求，也是本论文研究的目的。 本文在深入研究了智能断路器国内外发展状况的基础上，精心设计了以数字信号处理器DSP和复杂可编程逻辑器件CPLD为核心的系统硬件。DSP是智能断路器测控单元的核心器件，它实现断路器的各种保护、报警、显示与控制功能。CPLD完成状态量的监测，以及各种逻辑信号的输出。两种器件相互配合使得断路器系统更加智能化。研究了断路器测控单元的测量原理及保护算法，并进行了具体的硬件和软件模块的设计，旨在实现断路器的智能保护、远程控制和集中管理。本设计以TI公司的DSP芯片TMS320LF2407为核心。硬件设计主要包括信号调理模块设计、信号采样模块设计、保护执行模块设计、CPLD模块设计和输入输出模块设计。并且利用TMS320LF2407本身具有的CAN2.0模块，通过CAN总线实现断路器和上位机的通信，实现遥测、遥调、遥控、遥信等“四遥”功能。软件采用模块化设计，每一个模块相对独立，完成某个特定功能，便于维护和添加新功能，并且调试灵活方便。文中给出了主程序及各个子程序的流程图，其中子程序有数据采集子程序、FFT计算子程序、液晶显示子程序、短路瞬时保护子程序、过载长延时保护子程序、接地故障保护子程序和短路短延时保护子程序等。并且设计中充分考虑了断路器工作环境的恶劣性，分析了各种干扰的来源，并针对各种干扰采取了对应的软件和硬件的抗干扰措施。最后，为了验证全波傅氏算法能否满足电网数据处理精度的要求，利用MATLAB搭建仿真平台，对其进行了仿真。结果表明全波傅氏算法能达到系统的要求。
上传时间： 2013-04-24
上传用户：BK094
无功功率是影响电压稳定的一个重要因素,它关系到整个电力系统能否安全稳定的运行。由于工业企业存在大量低功率因数、冲击性负载,导致大量无功的产生；同时,随着电力电子技术的发展,在工业领域内大功率的电力电子设备得到广泛运用,然而,由于电力电子设备的非线性特性,运行时又会产生大量谐波,因此,如何将无功补偿与谐波抑制同时进行考虑,是未来无功补偿技术领域的重要研究课题之一。 本文介绍了功率理论的发展,以及常用的无功补偿方式的原理和特点,同时重点介绍了瞬时无功功率理论以及以此为基础的TSC无功补偿控制器。在硬件方面,本文设计了基于LF2407ADSP芯片的TSC控制器、控制器外围电路及主电路三大模块。在软件方面,本文包括数据采集软件、控制投切算法、触发控制软件三部分。其中着重介绍了无冲击电流投入电容的设计思路,得出了一个好的电路。 软件仿真和样机实测结果表明,这种TSC装置在提供动态无功功率补偿和减小冲击涌流方面具有优良的性能。
上传时间： 2013-04-24
上传用户：hoperingcong
本论文在详细研究MIL-STD-1553B数据总线协议以及参考国外芯片设计的基础上，结合目前新兴的EDA技术和大规模可编程技术，提出了一种全新的基于FPGA的1553B总线接口芯片的设计方法。 从专用芯片实现的具体功能出发，结合自顶向下的设计思想，给出了总线接口的总体设计方案，考虑到电路的具体实现对结构进行模块细化。在介绍模拟收发器模块的电路设计后，重点介绍了基于FPGA的BC、RT、MT三种类型终端设计，最终通过工作方式选择信号以及其他控制信号将此三种终端结合起来以达到通用接口的功能。同时给出其设计逻辑框图、算法流程图、引脚说明以及部分模块的仿真结果。为了资源的合理利用，对其中相当部分模块进行复用。在设计过程中采用自顶向下、码型转换中的全数字锁相环、通用异步收发器UART等关键技术。本设计使用VHDL描述，在此基础之上采用专门的综合软件对设计进行了综合优化，在FPGA芯片EP1K100上得以实现。通过验证证明该设计能够完成BC/RT/MT三种模式的工作，能处理多种消息格式的传输，并具有较强的检错能力。 最后设计了总线接口芯片测试系统，选择TMS320LF2407作为主处理器，测试主要包括主处理器的自发自收验证，加入RS232串口调试过程提高测试数据的直观性。验证的结果表明本文提出的设计方案是合理的。
上传时间： 2013-06-04
上传用户：ayfeixiao
在数字化推进速度加快的大背景下，全球农业也由传统农业向现代农业方向转变，而实现农业信息与数字化则是现代化农业的重要标志与核心技术。我国农业具有地域分散、对象多样、生物自身变异大、环境因子不确定等特点，也是受环境影响最明显的领域，因此对环境与生物信息的监测显得十分重要。同时现代无线网络信息技术和计算机应用等技术近几年得到了长足的发展，广泛的应用于工业的各个领域。因此，将这些最新的技术应用于相对发展较慢的农业各领域显得迫在眉睫。 本文根据农业对象具有偏远、分散、易变、多样等特点，提出了一种针对农业环境信息远程监测的系统设计方案，并从软件和硬件二方面详细介绍了系统方案的设计和实现方法。本研究通过采用μC/OS-Ⅱ系统的嵌入式技术，实现了数据采集系统底层网络与信息发布上层网络的无缝连接为建立基于WEB的农业环境远程监测系统奠定了基础，同时也为农业网络通信“最后一公里”问题的解决提供了一种解决方案。 该系统的设计充分利用了网络技术。通过INTERNET，用户可以随时了解农业环境的实时情况以采取措施。系统中嵌入式操作系统μC/OS-Ⅱ的应用提高了系统的实时性、可靠性和可扩展性：减少了对系统硬件的依赖，增加了系统安全性；降低了成本。特别是自主开发的核心板卡，经连续的调试运行稳定、数据可靠。 本文首先介绍了高速实时数据采集系统的发展和现状。由于传统的设计方式的欠缺而考虑到将嵌入式操作系统引入到该系统中，很好的解决了多传感器的接入，使得本系统具有巨大的灵活性和可扩展性。 本文以源码开放的嵌入式操作系统μC/OS-Ⅱ为核心，以LPC2210微控制器为载体，充分利用GPRS无线网络传输技术，实现了高速实时信息监测系统的关键设计。 考虑到该系统以后的可扩展性，在设计的过程中硬件部分预留了一部分接口电路以备后续开发使用；软件的设计过程中应该注意的问题和实际操作中出现的一系列问题以及解决办法在文中都有详细的说明，并且软件的基本构架在文章中也有所体现，文章结尾给出了一些系统经实验后在WEB上发布显示的数据。
上传时间： 2013-07-09
上传用户：juyuantwo
数字信息时代带来了“信息大爆炸”，使数据量大增，而数字图像数据更是如此，如果不对图像数据进行有效的压缩，那么图像信息的存储与传输将无法进行。显然，寻求一种高效的图像压缩系统具有很大的现实意义。 本文基于大规模现场可编程逻辑阵列(FPGA)和高速数字信号处理器(DSP)协同作业，来完成实时图像处理的系统设计。出于对系统设计上的性能和功耗方面的考虑，系统中FPGA 选用的是ALTERA公司的Cyclone系列芯片EP1C12Q240C8，DSP选用的是TI公司的55x系列芯片TMS320VC5502。该系统集图像采集、压缩、显示和存储功能于一体，其中DSP为主处理器负责图像处理，FPGA为协处理器负责系统的所有数字逻辑控制。FPGA和DSP的工作之间形成流水，并且借助于一片双口RAM(CY7C025AV-15AI)完成两者的通讯。结合FPGA和DSP自身的特点，本文提出一种新颖的信息通信方式，借助于一片双口RAM，其内部按其存储空间等分两块，利用乒乓技术完成对高速实时的图像数据缓冲。 该系统从视频采集、传输、压缩到图像存储等整个过程的工作，分别由FPGA和DSP承担。充分考虑到它们自身的优缺点，在满足系统实时性要求的同时，结构灵活，便于以后的扩展与升级。结果表明，在TMS320VC5502实现了对采集图像的JPEG压缩，效果良好且满足了实时性的要求，因此系统的功能得到了总体上的验证。 关键词：图像处理；FPGA；DSP；JPEG
上传时间： 2013-06-11
上传用户：hjshhyy
随着电子技术的不断发展和进步，嵌入式系统也越来越广泛的渗入到人类生活的方方面面。我们生活中常用的手机、数码相机、掌上电脑、便携式扫描仪等等都应用到了嵌入式系统。 论文首先介绍了嵌入式系统，包括嵌入式系统的构成、特点、发展趋势以及FPGA在嵌入式中的应用等，指明嵌入式系统设计一般可分为硬件设计和软件设计两部分。 硬件设计部分，首先介绍了FPGA的相关知识，包括FPGA构成、特性、开发工具、开发流程等，并对论文中选用的Altera公司的CyclonⅡ器件做了详细的介绍。利用SOPC Builder、NiosⅡ等工具设计创建了NiosⅡ CPU内核，添加以太网、Flash、PIO以及VGA接口等模块，生成了一个Nios CPU内核，完成硬件设计。 软件设计部分，研究了嵌入式操作系统的发展、种类、特点等，简单介绍了几种代表性的嵌入式操作系统。选择嵌入式操作系统时，综合考虑了内核、可移植性、可裁剪性、外挂模块、成本、服务等各种因素，最终选用μCLinux操作系统。详细介绍了μCLinux的特点、基本架构、代码结构等。利用NiosⅡIDE为宿主机建立Linux开发环境。在IDE里配置Linux内核和文件系统，编译后上载到做好的硬件平台上。启动μCLinux后将一个C语言编写的九宫格求解程序下载到开发板中运行，检验运行结果，验证嵌入式系统的正确性。 论文所做的只是嵌入式系统的一个应用实例。实际应用过程中，用户可以根据自己的实际需要对软硬件进行修改，以实现不同的功能。
上传时间： 2013-07-19
上传用户：zhuoying119
数字视频监控技术无论是在军事领域还是在民用领域，都有着重要的作用和广泛的应用市场及前景。迫切的军用和民用需求，推动着视频监控技术持续而迅猛的发展。为了提高监控视频的图像质量，使设备小型化，以便能满足各种条件下的适用场合，目前基于FPGA的数字视频侦察监控系统已成为一种主流的解决方案。 本文设计了一种可以在战场上使用的数字视频侦察监控系统。该系统配备了12路摄像头，当侦察车或者装甲车在向前进的时候，可以做到对周围的环境全方位的侦察监控，从而对判断战场的情况起到了巨大的作用。 本文首先介绍了数字视频监控技术的发展与现状，视频数据的产生以及接收特性和FPGA技术的基本概念，在此基础上研究了视频信号的组成方式、VGA、DVI显示接口以及显示器的工作原理，分析了采用FPGA实现整个系统的可能性。接着，在充分考虑了要求达到的标准以后，选用了视频解码芯片SAA7111A、视频编码芯片ADV7125、DVI发送芯片TFP410、CY7C1061AV33型SRAM以及EP2C35FBGA672型FPGA芯片应用于硬件电路设计。然后设计出电路原理图以及PCB版图。最后，根据系统工作要求，本文设计了FPGA系统中的片内逻辑模块，包括视频采集缓冲异步FIFO（先进先出）模块、I2C总线配置模块、视频帧存控制模块、VGA视频显示模块、DVI视频显示模块等。在此基础上完成了系统软硬件调试，最终成功的实现了12路摄像头的切换显示和对周围环境的全方位监控，达到了预定的设计目标。
上传时间： 2013-07-30
上传用户：yw14205
现场可编程门阵列(FPGA，Field Programmable Gate Array)是可编程逻辑器件的一种，它的出现是随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中。现在，FPGA已广泛地运用于通信领域、消费类电子和车用电子。 本文中涉及的I/O端口模块是FPGA中最主要的几个大模块之一，它的主要作用是提供封装引脚到CLB之间的接口，将外部信号引入FPGA内部进行逻辑功能的实现并把结果输出给外部电路，并且根据需要可以进行配置来支持多种不同的接口标准。FPGA允许使用者通过不同编程来配置实现各种逻辑功能，在IO端口中它可以通过选择配置方式来兼容不同信号标准的I/O缓冲器电路。总体而言，可选的I/O资源的特性包括：IO标准的选择、输出驱动能力的编程控制、摆率选择、输入延迟和维持时间控制等。 本文是关于FPGA中多标准兼容可编程输入输出电路(Input/Output Block)的设计和实现，该课题是成都华微电子系统有限公司FPGA大项目中的一子项，目的为在更新的工艺水平上设计出能够兼容单端标准的I/O电路模块；同时针对以前设计的I/O模块不支持双端标准的缺点，要求新的电路模块中扩展出双端标准的部分。文中以低压双端差分标准(LVDS)为代表构建双端标准收发转换电路，与单端标准比较，LVDS具有很多优点： (1)LVDS传输的信号摆幅小，从而功耗低，一般差分线上电流不超过4mA，负载阻抗为100Ω。这一特征使它适合做并行数据传输。 (2)LVDS信号摆幅小，从而使得该结构可以在2.5V的低电压下工作。 (3)LVDS输入单端信号电压可以从0V到2.4V变化，单端信号摆幅为400mV，这样允许输入共模电压从0.2V到2.2V范围内变化，也就是说LVDS允许收发两端地电势有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工艺，辅助Xilinx公司FPGA开发软件ISE，设计完成了可以用于Virtex系列各低端型号FPGA的IOB结构，它有灵活的可配置性和出色的适应能力，能支持大量的I/O标准，其中包括单端标准，也包括双端标准如LVDS等。它具有适应性的优点、可选的特性和考虑到被文件描述的硬件结构特征，这些特点可以改进和简化系统级的设计，为最终的产品设计和生产打下基础。设计中对包括20种IO标准在内的各电器参数按照用户手册描述进行仿真验证，性能参数已达到预期标准。
上传时间： 2013-05-15
上传用户：shawvi
