随着电力电子技术的迅速发展，电力电子装置正在向着高频化、大容量、小体积的方向发展，其电磁环境也变得更为复杂，随之带来的辐射电磁干扰也日益严重。在电力电子装置设计初期开展电磁兼容数值仿真和预测对解决复杂的电磁干扰问题意义重大。 本文介绍了国内外电力电子装置电磁兼容的研究现状。针对电力电子装置电磁兼容的复杂性，讨论了使用仿真软件进行电力电子装置电磁兼容分析的策略，主要面向电源印制电路板(PCB)、控制箱和变流器机柜全波电磁仿真的具体应用进行了研究。 首先对PCB电源板进行电磁兼容预测。采用软件Protel99SE和CST微波工作室(R)(CST MICROWAVE STUDIO(R)，简称CST MWS(R))相结合进行分析，得到．PCB板的表面电流和电场分布图。根据分布图，分析电源板的辐射特性，提出提高PCB电磁兼容性的优化设计的设想，在PCB设计过程中加入对PCB电磁兼容性分析的场仿真，使PCB的电磁兼容分析有一个直观的参照物，有助于指导PCB的布局布线，对PCB优化设计，提高产品性能有重要作用。根据仿真结果将PCB电源板近似等效成电偶极子模型。 其次应用CST MICROSTRIPESTM软件计算控制箱的屏蔽效能，并在控制箱插入PCB电源板后进行辐射特性分析。 最后应用全波电磁仿真软件CST MWS(R)对变流器机柜进行电磁辐射干扰瞬态仿真，分析过程中考虑到了IGBT的开关尖峰、线缆和易产生干扰的电子元器件以及整个机箱机柜。运用线性网络理论对仿真结果进行标定，由此提出改进措施—采用unit cell和微扰理论设计屏蔽网，有效地抑制了电磁辐射。
上传时间： 2013-04-24
上传用户：标点符号
磁通反向电机(FRM)是一种新型的双凸极永磁(DSPM)电机,它把高磁能的永磁体放在定子极的表面,永磁体易于安装.随着转子旋转,FRM定子绕组所交链的永磁磁通改变极性,这意味着比磁通脉振产生更大的磁通变化.由于FRM的绕组利用率高、结构简单、转动惯量小及适于高速运转等优点,可广泛应用于汽车制造业、航空航天等工业领域.本文将从模型建立、分析方法、性能分析等方面对该电机进行深入研究.首先,为了解FRM基本理论和掌握其基本规律,写出FRM的基本方程式;由于电机的双凸极结构以及饱和和非线性的影响,整个系统为一强非线性系统.对该电机作适当简化,建立其线性数学模型,这样有利于对FRM的定性分析,弄清其内部的基本电磁关系和基本特性.讨论了绕组电感、绕组磁链、感应电动势及绕组电流、电磁转矩等静态特性,推导出FRM的功率密度计算公式.其次,为准确计算FRM性能,要考虑磁路饱和、铁磁材料的非线性以及永磁磁场与电枢反应磁场之间的相互影响等因素,要建立FRM的非线性模型,提出用变网络等效磁路法进行分析.具体方法是建立FRM的非线性变网络等效磁路模型,推导等效磁路中各部分磁导的计算公式,用节点磁位法建立相应的方程,通过求解该非线性等效磁路方程,得到磁路各部分的磁通分布,进一步求得静态特性,计算出电磁参数.然后用FRM样机的实验结果验证理论分析的正确性.样机的理论分析结果同实验结果进行比较表明,本文所介绍的FRM变网络等效磁路模型具有较好的精度及通用性,基于等效磁网络模型的FRM电磁计算是可行的,计算结果是正确的.最后对磁通反向汽车发电机的功率密度进行分析.导出了磁通反向汽车发电机功率密度的计算公式,分析了影响电机功率密度的因素,并与电励磁汽车发电机进行了比较.
上传时间： 2013-07-30
上传用户：ljthhhhhh123
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
LED驱动方案(安森美)，看看安森美的高手们怎么设计电路！
上传时间： 2013-06-07
上传用户：xmsmh
计算方法： 1) A值（相位）的计算：根据设置的相位值D（单位为度，0度-360度可设置），由公式A=D/360，得出A值，按四舍五入的方法得出相位A的最终值； 2) B偏移量值的计算：按B=512*(1/2VPP-VDC+20)/5； 3) C峰峰值的计算：按C=VPP/20V*4095；
上传时间： 2013-11-18
上传用户：xdqm
开关在电路中起接通信号或断开信号的作用。最常见的可控开关是继电器，当给驱动继电器的驱动电路加高电平或低电平时，继电器就吸合或释放，其触点接通或断开电路。CMOS模拟开关是一种可控开关，它不象继电器那样可以用在大电流、高电压场合，只适于处理幅度不超过其工作电压、电流较小的模拟或数字信号。 一、常用CMOS模拟开关引脚功能和工作原理 1.四双向模拟开关CD4066 CD4066 的引脚功能如图1所示。每个封装内部有4个独立的模拟开关，每个模拟开关有输入、输出、控制三个端子，其中输入端和输出端可互换。当控制端加高电平时，开关导通；当控制端加低电平时开关截止。模拟开关导通时，导通电阻为几十欧姆；模拟开关截止时，呈现很高的阻抗，可以看成为开路。模拟开关可传输数字信号和模拟信号，可传输的模拟信号的上限频率为40MHz。各开关间的串扰很小，典型值为－50dB。
上传时间： 2013-10-27
上传用户：bibirnovis
Pspice教程课程内容：在这个教程中，我们没有提到关于网络表中的Pspice 的网络表文件输出，有关内容将会在后面提到!而且我想对大家提个建议：就是我们不要只看波形好不好，而是要学会分析，分析不是分析的波形，而是学会分析数据，找出自己设计中出现的问题!有时候大家可能会看到，其实电路并没有错，只是有时候我们的仿真设置出了问题，需要修改。有时候是电路的参数设计的不合理，也可能导致一些莫明的错误!我觉得大家做一个分析后自己看看OutFile文件!点,就可以看到详细的情况了!基本的分析内容：1．直流分析2．交流分析3．参数分析4．瞬态分析进阶分析内容：1． 最坏情况分析.2． 蒙特卡洛分析3． 温度分析4． 噪声分析5． 傅利叶分析6． 静态直注工作点分析数字电路设计部分浅谈附录A: 关于Simulation Setting的简介附录B： 关于测量函数的简介附录C：关于信号源的简介
上传时间： 2014-12-24
上传用户：plsee
电磁炉的IC
上传时间： 2014-11-26
上传用户：koulian
龙启电子是台湾芯睿MIKKON单片机一级代理,此款单片机性价比高,欢迎选用! MK6A12P、MK6A20P、MK7A21P、MK7A25P、MK7A23P、MK9A35EP/MK9A50P/MK9A80P/MK9A160P(LCD), 部分管脚完全兼容其他品牌PIC12C508、PIC16F54、PIC16F57、TM58PC11、SN8P2501B、HT46R47、S3F9454,EM78P153等,芯睿MIKKON芯片广泛使用于LED闪灯、充电器、防盗、家电控制,该产品已经批量供货,可提供样品试用,价格低于同类产品,质量更优! 部分型号: MK7A25P(A/D 8bit PWM）—HT46R47；8SOP/8DIP;14SOP/14DIP;18SOP/18DIP;20SOP/20DIP. MK7A23P（A/D 12bit 双PWM）—S3F9454；8DIP/SOP；14SOP/DIP；20SOP/DIP；28SOP/SKDIP/DIP；32SOP MK6A12P(普通I/O）－EM78P153/SN8P2501/PIC12C508 ； MK9A35P(驱动189个点);-EM78P468 MK9A50P(驱动336个点) MK9A80P(驱动400个点) MK9A160P(驱动1024个点) 产品应用:家电控制、电脑周边、电磁炉、各类充电器、移动电源、UPS电源、电水壶、电压力锅、电饭煲、LED、玩具、遥控、LCD电子时钟、万年历、电子秤/计价秤、直发器、空气清晰机、灭蚊器、治疗仪、测试仪、空调遥控器、游戏机、USB小数码相框、U盘,读卡器等数据速度传输要求比较快的产品等 另外，我公司有专业的工程师队伍，可依客户要求为客户提供方案开发。 如需了解详情,请与我联系.多谢关注! 郭珍汲 13760345882 龙启电子有限公司 Tel： 0755-83215331 Email:gzhenji@163.com MSN：gzhenji@hotmail.com QQ:475238912 贸易通：lqmoon517 Skype：lqdzmoon
上传时间： 2013-11-03
上传用户：wpwpwlxwlx
TLC2543是TI公司的12位串行模数转换器，使用开关电容逐次逼近技术完成A/D转换过程。由于是串行输入结构，能够节省51系列单片机I/O资源；且价格适中，分辨率较高，因此在仪器仪表中有较为广泛的应用。 TLC2543的特点 （1）12位分辩率A/D转换器； （2）在工作温度范围内10μs转换时间； （3）11个模拟输入通道； （4）3路内置自测试方式； （5）采样率为66kbps； （6）线性误差±1LSBmax； （7）有转换结束输出EOC； （8）具有单、双极性输出； （9）可编程的MSB或LSB前导； （10）可编程输出数据长度。 TLC2543的引脚排列及说明 TLC2543有两种封装形式：DB、DW或N封装以及FN封装，这两种封装的引脚排列如图1，引脚说明见表1 TLC2543电路图和程序欣赏 #include<reg52.h> #include<intrins.h> #define uchar unsigned char #define uint unsigned int sbit clock=P1^0; sbit d_in=P1^1; sbit d_out=P1^2; sbit _cs=P1^3; uchar a1,b1,c1,d1; float sum,sum1; double sum_final1; double sum_final; uchar duan[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f}; uchar wei[]={0xf7,0xfb,0xfd,0xfe}; void delay(unsigned char b) //50us { unsigned char a; for(;b>0;b--) for(a=22;a>0;a--); } void display(uchar a,uchar b,uchar c,uchar d) { P0=duan[a]|0x80; P2=wei[0]; delay(5); P2=0xff; P0=duan[b]; P2=wei[1]; delay(5); P2=0xff; P0=duan[c]; P2=wei[2]; delay(5); P2=0xff; P0=duan[d]; P2=wei[3]; delay(5); P2=0xff; } uint read(uchar port) { uchar i,al=0,ah=0; unsigned long ad; clock=0; _cs=0; port<<=4; for(i=0;i<4;i++) { d_in=port&0x80; clock=1; clock=0; port<<=1; } d_in=0; for(i=0;i<8;i++) { clock=1; clock=0; } _cs=1; delay(5); _cs=0; for(i=0;i<4;i++) { clock=1; ah<<=1; if(d_out)ah|=0x01; clock=0; } for(i=0;i<8;i++) { clock=1; al<<=1; if(d_out) al|=0x01; clock=0; } _cs=1; ad=(uint)ah; ad<<=8; ad|=al; return(ad); } void main() { uchar j; sum=0;sum1=0; sum_final=0; sum_final1=0; while(1) { for(j=0;j<128;j++) { sum1+=read(1); display(a1,b1,c1,d1); } sum=sum1/128; sum1=0; sum_final1=(sum/4095)*5; sum_final=sum_final1*1000; a1=(int)sum_final/1000; b1=(int)sum_final%1000/100; c1=(int)sum_final%1000%100/10; d1=(int)sum_final%10; display(a1,b1,c1,d1); } }
上传时间： 2013-11-19
上传用户：shen1230
