该PDF文档是CPLD/FPGA的入门教程。里面叙述了PLD的基本结构，选择CPLD/FPGA的方式方法。
上传时间： 2013-08-21
上传用户：lizhizheng88
基于CPLD的双屏结构液晶控制器的研究与设计作者：黄丽薇.doc
上传时间： 2013-08-22
上传用户：leyesome
本文详细分析了COOLRUNNER系列CPLD的结构,特点及功能,使用VHDL语言实现数字逻辑,实现了水下冲击波记录仪电路的数字电路部分.
标签： COOLRUNNER CPLD
上传时间： 2013-08-26
上传用户：亚亚娟娟123
讲述CPLD和FPGA的结构，对初学者很有用。
上传时间： 2013-08-26
上传用户：奔跑的雪糕
节点是网络系统的基本控制单元，论文提出了一种基于CPLD和多处理器结构的控制网络节点设计方案，它能够提高单节点并行处理能力，其模块化结构增强了节点的可靠性。
上传时间： 2013-08-31
上传用户：shanxiliuxu
中文平台在PCB中放置字符串时选择SERF字体可显示中文但打印时乱码。\r\n在PCB中打印中文可使用汉字PCBHZ补丁。\r\n步骤：\r\n 1，安装中文平台；\r\n 2，将PCBHZ文件包放入Altium2004根目录；\r\n 3, 将DXP.RCS文件放入C:\\Documents and Settings\\个人文件夹\\Application Data\\Altium2004目录 \r\n 4，重新启动DXP2004.\r\n 5，在PCB界面中加载PCBHZ文件包中的hanzi库文件；\
上传时间： 2013-09-16
上传用户：金宜
旁路电容的使用与选择，intersil公司的旁路电容的使用与选择资料。
上传时间： 2013-11-11
上传用户：qq521
基于CSMC的0.5 μmCMOS工艺，设计了一个高增益、低功耗、恒跨导轨到轨CMOS运算放大器，采用最大电流选择电路作为输入级，AB类结构作为输出级。通过cadence仿真，其输入输出均能达到轨到轨，整个电路工作在3 V电源电压下，静态功耗仅为0.206 mW，驱动10pF的容性负载时，增益高达100.4 dB，单位增益带宽约为4.2 MHz，相位裕度为63°。
上传时间： 2013-11-04
上传用户：xlcky
介绍了介质振荡器的理论和设计方法，选择并联反馈式结构，设计了一个工作频点为10 GHz的介质振荡器。为了提高振荡器的输出功率，同时改善相位噪声，本文对传统电路结构进行改进，采用了二级放大的方式，提高了有源网络的增益，降低了介质谐振器与微带线的耦合度，达到了预期目标。结果表明，本文的理论分析是正确的，设计方案是可行的。
上传时间： 2013-10-31
上传用户：稀世之宝039
看到不少网友对COOLMOS感兴趣，把自己收集整理的资料、个人理解发出来，与大家共享。个人理解不一定完全正确，仅供参考。COOLMOS（super junction）原理，与普通VDMOS的差异如下： 对于常规VDMOS器件结构，大家都知道Rdson与BV这一对矛盾关系，要想提高BV，都是从减小EPI参杂浓度着手，但是外延层又是正向电流流通的通道，EPI参杂浓度减小了，电阻必然变大，Rdson就大了。所以对于普通VDMOS，两者矛盾不可调和。8 X( ?1 B4 i* q: i但是对于COOLMOS，这个矛盾就不那么明显了。通过设置一个深入EPI的的P区，大大提高了BV，同时对Rdson上不产生影响。为什么有了这个深入衬底的P区，就能大大提高耐压呢？
标签： COOLMOS
上传时间： 2014-12-23
上传用户：标点符号
