传统的数控系统采用的大多是专用的封闭式结构，它能提供给用户的选择有限，用户无法对现有数控设备的功能进行修改以满足自己的特殊要求；各种厂商提供给用户的操作方式各不相同，用户在培训人员、设备维护等方面要投入大量的时间和资金。这些问题严重阻碍了CNC制造商、系统集成者和用户采用快速而有创造性的方法解决当今制造环境中数控加工和系统集成中的问题。随着电子技术和计算机技术的高速发展，数控技术正朝向柔性化、智能化和网络化的方向发展。针对数控系统已存在的问题和未来发展的趋势，本文致力于建立一个适合现场加工特征的开放结构数控平台，使系统具备软硬件可重构的柔性特征，同时把监控诊断和网络模块融入数控系统的框架体系之内，满足智能化和网络化的要求。 本文在深入研究嵌入式系统技术的基础上，引入可重构的设计方法，选择具体的硬件平台和软件平台进行嵌入式可重构数控系统平台的研发。硬件结构以MOTOROLA的高性能32位嵌入式处理器MC68F375和ALTERA的现场可编程门阵列(FPGA)芯片为核心，配以系统所需的外围模块；软件系统以性能卓越的VxWorks嵌入式实时操作系统为核心，开发所需要的应用软件，将VxWorks嵌入式实时操作系统扩展为一个完整、实用的嵌入式数控系统。该系统不仅具有可靠性高、稳定性好、功能强的优点，而且具有良好的可移植性和软硬件可裁减性，便于根据实际需求进行功能的扩展和重构。 本论文的主要研究工作如下： (1)深入研究了以高性能微处理器MC68F375为核心的主控制板的硬件电路设计，以及存储、采集、通讯和网络等模块的设计。 (2)深入研究了基于FPGA的串行配置方法和可重构设计方法，设计出基于FPGA的电机运动控制、机床IO控制、键盘阵列和液晶显示控制等接口模块电路。 (3)深入研究了VxWorks嵌入式实时操作系统在硬件平台上的移植和任务调度原理，合理分配控制系统的管理任务，开发系统的底层驱动程序和应用程序。 最后，本文总结了系统的开发工作，并对嵌入式可重构数控系统的进一步研究提出了自己的一些想法，以指引后续研究工作。
上传时间： 2013-04-24
上传用户：gcs333
扩展频谱通信技术,它的突出优点是保密性好,抗干扰性强.随着通信系统与现代计算机软、硬件技术与微电子技术发展,越来越多的通信系统构建于这种技术之上.在实际扩频通信系统工程中,用得比较普遍的是直扩方式和跳频方式,它们的不同在于直扩是采取隐藏的方式对抗干扰,而跳频采取躲避的方式. 西方国家早在20世纪50年代就开始对跳频通信进行研究,在上个世纪末的几次局部战争中,跳频电台得到了普遍的应用.跳频通信的发展促进了其对抗技术的发展,目前,世界主要几个军事先进的国家,已经研究出高性能的跳频通信对抗设备,国内这方面的发展相对国外差距比较大. 未来战争是科学技术的斗争,研究跳频通信对抗势在必行.基于这种目的,本文研究和设计了跳频检测的FPGA实现,利用基于时频分析的处理方法,完成了跳频信号检测的FPGA实现,通过测试,表明系统达到了设计要求,可以满足实际的需要.主要内容包括: 1.概述了跳频检测接收研究的发展动态,阐述了扩展频谱通信及短时傅立叶变换的原理. 2.分析了基于快速傅立叶变换(FFT)处理跳频信号,检测跳频的可行性,利用FFT检测频谱的原理,合理使用频谱采样策略,做到了增加频谱利用率,提高了检测概率和分析信噪比；利用抽取内插技术完成数据速率的转换,使其满足后续信号的处理要求；利用同相和正交的DDC实现结构,完成对跳频信号的解跳. 3.设计完成了跳频信号检测与接收系统的FPGA实现,其主要包括:数据速率变换的实现,FIR低通滤波器的实现,快速傅立叶变换(FFT)的实现,下变频的实现等.在滤波器的实现中,提出了两种设计方法:基于常系数乘法器和分布式算法滤波器,分析了上述两种方法的优缺点,选择用分布式算法实现设计中的低通滤波器；在快速傅立叶变换实现中,分析了基2和基4的算法结构,并分别实现了基2和基4的算法,满足了不同场合对处理器的要求.在下变频的设计中,使用滤波器的多相结构完成抽取的实现,并使用低通滤波器使信号带宽满足指标的要求.此外,设计中还包括双端口RAM的实现,比较模块的实现、数据缓存模块和串并转换模块的实现. 4.介绍了实现系统的硬件平台.
上传时间： 2013-04-24
上传用户：zttztt2005
在数字化、信息化的时代，数字集成电路应用得非常广泛。随着微电子技术和工艺的发展，数字集成电路从电子管、晶体管、中小规模集成电路、超大规模集成电路(VLSIC)逐步发展到今天的专用集成电路(ASIC)。但是ASIC因其设计周期长，改版投资大，灵活性差等缺陷制约着它的应用范围。可编程逻辑器件的出现弥补了ASIC的缺陷，使得设计的系统变得更加灵活，设计的电路体积更加小型化，重量更加轻型化，设计的成本更低，系统的功耗也更小了。FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPID等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 本论文撰写的是用FPGA来实现无人小飞机系统中基带信号的处理过程。整个信号处理过程全部采用VHDL硬件描述语言来设计，并用Modelsim仿真系统功能进行调试，最后使用了Xilinx 公司可编程的FPGA芯片XC2S100完成，满足系统设计的要求。 本文首先研究和讨论了无线通信系统中基带信号处理的总体结构，接着详细阐述了各个模块的设计原理和方法，以及FPGA结果分析，最后就关键技术和难点作了详细的分析和研究。本文的最大特色是整个系统全部采用FPGA的方法来设计实现，修改灵活，体积小，功耗小。本系统的设计包括了数字锁相环、纠错编解码、码组交织、扰码加入、巴克码插入、帧同步识别、DPSK调制解调及选择了整体的时序，所有的组成部分都经过了反复地修改和调试，取得了良好的数据处理效果，其关键之处与难点都得到了妥善地解决。本文分别在发射部分(编码加调制)和接收部分(解调加解码)相独立和相联系的情况下，获得了仿真与实测结果。
上传时间： 2013-07-05
上传用户：acon
8051处理器自诞生起近30年来，一直都是嵌入式应用的主流处理器，不同规模的805l处理器涵盖了从低成本到高性能、从低密度到高密度的产品。该处理器极具灵活性，可让开发者自行定义部分指令，量身订制所需的功能模块和外设接口，而且有标准版和经济版等多种版本可供选择，可让设计人员各取所需，实现更高性价比的结构。如此多的优越性使得8051处理器牢固地占据着庞大的应用市场，因此研究和发展8051及与其兼容的接口具有极大的应用前景。在众多8051的外设接口中，I2C总线接口扮演着重要的角色。通用的12C接口器件，如带12C总线的RAM，ROM，AD／DA，LCD驱动器等，越来越多地应用于计算机及自动控制系统中。因此，本论文的根本目的就是针对如何在8051内核上扩展I2C外设接口进行较深入的研究。 本课题项目采用可编程技术来开发805l核以及12C接口。由于8051内核指令集相容，我们能借助在现有架构方面的经验，发挥现有的大量代码和工具的优势，较快地完成设计。在8051核模块里，我们主要实现中央处理器、程序存储器、数据存储器、定时／计数器、并行接口、串行接口和中断系统等七大单元及数据总线、地址总线和控制总线等三大总线，这些都是标准8051核所具有的模块。在其之上我们再嵌入12C的串行通信模块，采用自下而上的方法，逐次实现一位的收发、一个字节的收发、一个命令的收发，直至实现I2C的整个通信协议。 8051核及I2C总线的研究通过可编程逻辑器件和一块外围I2C从设备TMPl01来验证。本课题的最终目的是可编程逻辑器件实现的8051核成功并高效地控制扩展的12C接口与从设备TMPl01通信。 用EP2C35F672C6芯片开发的12C接口，数据的传输速率由该芯片嵌入8051微处理的时钟频率决定。经测试其传输速率可达普通速率和快速速率。 目前集成了该12C接口的8051核已经在工作中投入使用，主要用于POS设备的用户数据加密及对设备温度的实时控制。虽然该设备尚未大批量投产，但它已成功通过PCI(PaymentCardIndustry)协会认证。
上传时间： 2013-06-18
上传用户：731140412
近年来，随着多媒体技术的迅猛发展，电子、计算机、通讯和娱乐之间的相互融合、渗透越来越多，而数字音频技术则是应用最为广泛的技术之一。MP3(MPEG-1 Audio LayerⅢ)编解码算法作为数字音频的解决方案，在便携式多媒体产品中得到了广泛流行。 在已有的便携式MP3系统实现方案中，低速处理器与专用硬件结合的SOC设计方案结合了硬件实现方式和软件实现方式的优点，具有成本低、升级容易、功能丰富等特点。IMDCT(反向改进离散余弦变换)是编解码算法中一个运算量大调用频率高的运算步骤，因此适于硬件实现，以降低处理器的开销和功耗，来提高整个系统的性能。 本文首先阐述了MP3音频编解码标准和流程，以及IMDCT常用的各种实现算法。在此基础上选择了适于硬件实现的递归循环实现方法，并在已有算法的基础上进行了改进，减小了所需硬件资源需求并保持了运算速度。接着提出了模块总体设计方案，结合算法进行了实现结构的优化，并在EDA环境下具体实现，用硬件描述语言设计、综合、仿真，且下载到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中，在减小硬件资源的同时快速地实现了IMDCT，经验证功能正确。
上传时间： 2013-06-11
上传用户：亮剑2210
在国家重大科学工程HIRFL-CSR的CSR控制系统中，需要高速数据获取和处理系统。该系统通常采用存储器作为数据缓冲存储。同步动态随机存储器SDRAM凭借其集成度高、功耗低、可靠性高、处理能力强等优势成为最佳选择。但是SDRAM却具有复杂的时序，为了降低成本，所以采用目前很为流行的EDA技术，选择可编程逻辑器件中广泛使用的现场可编程门阵列FPGA，使用硬件描述语言VHDL，遵循先进的自顶向下的设计思想实现对SDRAM控制器的设计。 论文引言部分简单介绍了CSR控制系统，指出论文的课题来源与实际意义。第二章首先介绍了存储器的概况与性能指标，其次较为详细介绍了动态存储器DRAM的基本时序，最后对同步动态随机存储器SDRAM进行详尽论述，包括性能、特点、结构以及最为重要的一些操作和时序。第三、四章分别论述本课题的SDRAM控制器硬件与软件设计，重点介绍了具体芯片与FPGA设计技术。第五章为该SDRAM控制器在CsR控制系统中的一个经典应用，即同步事例处理器。最后对FPGA技术进行总结与展望。 本论文完整论述了控制器的设计原理和具体实现。从测试的结果来看，本控制器无论从结构上，还是软硬件上设计均满足了工程实际要求。
上传时间： 2013-07-11
上传用户：hasan2015
随着科学技术水平的不断提高，在科研和生产过程中为了更加真实的反映被测对象的性质，对测试系统的性能要求越来越高。传统的测试装置，由于传输速度低或安装不便等问题已不能满足科研和生产的实际需要。USB技术的出现很好的解决了上述问题。USB总线具有支持即插即用、易于扩展、传输速率高(USB2.0协议下为480Mbps)等优点，已逐渐得到广泛的应用。 本课题研究并设计了一套基于USB2.0的数据采集系统。论文首先详细介绍了USB总线协议，然后从系统的总体结构、硬件电路、软件程序以及系统性能检测等几个方面，详细阐述了系统的设计思想和实现方案。系统采用双12位A/D转换器，提供两条模拟信号通道，可以同时采集双路信号，最高的采样率为200KHz。USB接口芯片采用Cypress公司的CY7C68013。论文详细介绍了其在SlaveFIFO接口模式下的电路设计和程序设计。系统应用FPGA芯片作系统的核心控制，控制系统的数据采集和与USB接口芯片的数据交换，并产生其中的逻辑控制信号和时序信号。同时应用FPGA芯片作系统的核心控制可提高了系统稳定性、减小设备的体积。系统的软件设计，主要包括FPGA芯片中的逻辑、时序控制程序、8051固件程序、客户应用程序及其驱动程序。客户端选择了微软的Visual Studio6.0 C++作开发平台，虽然增加了复杂程度，但是软件执行效率及重用性均得到提高。 最后，应用基于USB2.0的数据采集系统测试标准信号及电木的导热系数，以验证测试系统的可靠信与准确性。
上传时间： 2013-04-24
上传用户：凤临西北
数字滤波器是现代数字信号处理系统的重要组成部分之一。ⅡR数字滤波器又是其中非常重要的一类虑波器，因其可以较低的阶次获得较高的频率选择特性而得到广泛应用。 本文研究了ⅡR数字滤波器的常用设计方法，在分析各种ⅡR实现结构的基础上，利用MATLAB针对并联型结构的ⅡR数字滤波器做了多方面的仿真，从理论分析和仿真情况确定了所要设计的ⅡR数字滤波器的实现结构以及中间数据精度。然后基于FPGA的结构特点，研究了ⅡR数字滤波器的FPGA设计与实现，提出应用流水线技术和并行处理技术相结合的方式来提高ⅡR数字滤波器处理速度的方法，同时又从ⅡR数字滤波器的结构特性出发，提出利用ⅡR数字滤波器的分解技术来改善ⅡR滤波器的设计。在ⅡR实现方面，本文采用Verilog HDL语言编写了相应的硬件实现程序，将内置SignalTap Ⅱ逻辑分析器的ⅡR设计下载到FPGA芯片，并利用Altera公司的SignalTap Ⅱ逻辑分析仪进行了定性测试，同时利用HP频谱仪进行定性与定量的观测，仿真与实验测试结果表明设计方法正确有效。
上传时间： 2013-04-24
上传用户：lmq0059
本论文在详细研究MIL-STD-1553B数据总线协议以及参考国外芯片设计的基础上，结合目前新兴的EDA技术和大规模可编程技术，提出了一种全新的基于FPGA的1553B总线接口芯片的设计方法。 从专用芯片实现的具体功能出发，结合自顶向下的设计思想，给出了总线接口的总体设计方案，考虑到电路的具体实现对结构进行模块细化。在介绍模拟收发器模块的电路设计后，重点介绍了基于FPGA的BC、RT、MT三种类型终端设计，最终通过工作方式选择信号以及其他控制信号将此三种终端结合起来以达到通用接口的功能。同时给出其设计逻辑框图、算法流程图、引脚说明以及部分模块的仿真结果。为了资源的合理利用，对其中相当部分模块进行复用。在设计过程中采用自顶向下、码型转换中的全数字锁相环、通用异步收发器UART等关键技术。本设计使用VHDL描述，在此基础之上采用专门的综合软件对设计进行了综合优化，在FPGA芯片EP1K100上得以实现。通过验证证明该设计能够完成BC/RT/MT三种模式的工作，能处理多种消息格式的传输，并具有较强的检错能力。 最后设计了总线接口芯片测试系统，选择TMS320LF2407作为主处理器，测试主要包括主处理器的自发自收验证，加入RS232串口调试过程提高测试数据的直观性。验证的结果表明本文提出的设计方案是合理的。
上传时间： 2013-04-24
上传用户：sz_hjbf
运放的设计与运用每个运放的结构参数不尽相同.范围甚广.每个运放都有初衷设计的应用领域.运放看似... 标准运放就是为了标准运用环境的。 根据不同工作环境选择不同参数的运放是应该的
标签： 运放
上传时间： 2013-04-24
上传用户：dianxin61
