中国科学技术出版社，PSoC体系结构与编程，戴国骏等编著。该书详细阐述了PSoC芯片的硬件体系结构、可编程数字系统和模拟系统、指令系统与汇编语言、C语言编程以及具有软硬件协同设计功能的集成开发环境，分析了CY8C21/24/27/29系列芯片的结构特点、系统资源与封装，并给出相应的典型应用实例。
上传时间： 2013-07-23
上传用户：王小奇
清华大学出版社，ARM体系结构与编程，杜春雷编著。本书内容有：ARM体系介绍、ARM程序设计模型、ARM汇编语言程序设计、ARM C/C++语言程序设计、ARM连接器的使用、ARM集成开发环境CodeWarriorIED的介绍及高性能的调试工具ADW的使用，以及一些典型的基于ARM体系的嵌入式应用系统设计时的基本技术。第1-252页。
上传时间： 2013-06-25
上传用户：tfyt
清华大学出版社，ARM体系结构与编程，杜春雷编著。本书内容有：ARM体系介绍、ARM程序设计模型、ARM汇编语言程序设计、ARM C/C++语言程序设计、ARM连接器的使用、ARM集成开发环境CodeWarriorIED的介绍及高性能的调试工具ADW的使用，以及一些典型的基于ARM体系的嵌入式应用系统设计时的基本技术。第253页-完。
上传时间： 2013-07-09
上传用户：ukuk
FPGA布局算法和软件位于工艺映射和布线之间，是一个承上启下的阶段，对最终的布通率和时序都有着重要的影响。 本论文的工作之一便是研究旨在提高布通率的布局算法。在研究了国内外装箱和布局算法的基础上，本文提出了一种新的结合了装箱的布局算法框架，并称之为"低温交替改善的"布局算法。其基本思想是，在模拟退火的低温阶段交替的优化装箱和布局。本文给了基于学术界标准布局布线软件VPR的一个软件实现，并且提出了低温的判定条件以及一种新的选择待交换逻辑单元的方法。采用三种不同的装箱算法作为布局输入，基于VPR的低温交替改善的布局算法实现，在布通率上，比VPR分别提高了21.3％、15.5％、10.7％。而带来的平均额外时间开销不到20％。 FPGA布局软件实现对整个FPGA CAD流程的运行效率，算法的可扩展性也有着不可忽视的影响。现代FPGA有着多样而复杂的逻辑和布线资源。而学术界的布局软件'VPR所面向的FPGA却只能处理十分简单的FPGA结构，对于宏、总线、多时钟等实际应用中很重要的部分都没有考虑。本文提出了"逻辑单元层"的概念，用具有特定几何结构的逻辑单元层来统一处理多种类型的逻辑资源。针对相对位置约束在现代FPGA布局软件中的重要地位，我们提出了一种处理相对位置约束的方法。这些讨论均已经在面向Xilinx SpartanⅡ芯片布局的原型系统中得到了实现，初步证实了这些方法的可扩展性和实用性。
上传时间： 2013-06-21
上传用户：ezgame
现场可编程门阵列(FPGA)是一种可实现多层次逻辑器件。基于SRAM的FPGA结构由逻辑单元阵列来实现所需要的逻辑函数。FPGA中，互连线资源是预先定制的，这些资源是由各种长度的可分割金属线，缓冲器和．MOS管实现的，所以相对于ASIC中互连线所占用的面积更大。为了节省芯片面积，一般都采用单个MOS晶体管来连接逻辑资源。MOS晶体管的导通电阻可以达到千欧量级，可分割金属线段的电阻相对于MOS管来说是可以忽略的，然而它和地之间的电容达到了0.1pf[1]。为了评估FPGA的性能，用HSPICE仿真模型虽可以获得非常精确的结果，但是基于此模型需要花费太多的时间。这在基于时序驱动的工艺映射和布局布线以及静态时序分析中都是不可行的。于是，非常迫切地需要一种快速而精确的模型。 FPGA中连接盒、开关盒都是由MOS管组成的。FPGA中的时延很大部分取决于互连，而MOS传输晶体管在互连中又占了很大的比重。所以对于MOS管的建模对FPGA时延估算有很大的影响意义。对于MOS管，Muhammad[15]采用导通电阻来代替MOS管，然后用。Elmore[3]时延和Rubinstein[4]时延模型估算互连时延。Elmore时延用电路的一阶矩来近似信号到达最大值50％时的时延，而Rubinstein也是通过计算电路的一阶矩估算时延的上下边界来估算电路的时延，然而他们都是用来计算RC互连时延。传输管是非线性器件，所以没有一个固定的电阻，这就造成了Elmore时延和Rubinstein时延模型的过于近似的估算，对整体评估FPGA的性能带来负面因素。 本论文提出快速而精确的现场可编程门阵列FPGA中的互连资源MOS传输管时延模型。首先从阶跃信号推导出适合50％时延的等效电阻模型，然后在斜坡输入的时候，给出斜坡输入时的时延模型，并且给出等效电容的计算方法。结果验证了我们精确的时延模型在时间上的开销少的性能。 在岛型FPGA中，单个传输管能够被用来作为互连线和互连线之间的连接，或者互连线和管脚之间的连接，如VPR把互连线和管脚作为布线资源，管脚只能单独作为输入或者输出管脚，以致于它们不是一个线网的起点就是线网的终点。而这恰恰忽略了管脚实际在物理上可以作为互连线来使用的情况(VPR认为dogleg现象本身对性能提高不多)。本论文通过对dogleg现象进行了探索，并验证了在使用SUBSET开关盒的情况下，dogleg能提高FPGA的布通率。
上传时间： 2013-07-24
上传用户：yezhihao
论文设计了一种FPGA结构描述方法，解决了FPGA建模问题。FPGA结构描述方法包含逻辑单元信息，互连线信息等10部分。当采用不同的FPGA芯片进行布局布线时，只需要使用结构描述方法重新定义这种FPGA芯片的结构，不需要改变布局布线工具。 为了配合FPGA编程下载，论文改进了划分网表算法，能够生成LUT配置信息文件。改进了布局布线算法，能够支持更多的商用FPGA结构特征，开发的布局布线工具在可布通性上和VPR接近，布局阶段能够减少21％的逻辑单元交换次数，它在布局布线之后生成内部连接信息，布局信息和布线信息。这些信息提供给布局布线的下一阶段编程下载必要的支持，可以生成位流文件下载到FPGA中。
上传时间： 2013-07-29
上传用户：气温达上千万的
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xilinx4006e[8]的端口电路。主要研究以下几个方面的内容： 1.基于端口电路信号寄存器的采集和输出方式，本论文设计的端口电路可以通过配置将它设置成单沿或者双沿的触发方式[7]，并完成了Verilog XL和Hspiee的功能和时序仿真，且建立时间小于5ns和保持时间在0ns左右。和xilinx4006e[8]相比较满足设计的要求。 2.基于TAP Controller的工作原理及它对16种状态机转换的控制，对16种状态机的转换完成了行为级描述和实现了捕获、移位、输出、更新等主要功能仿真。 3.基于边界扫描电路是对触发器级联的构架这一特点，设计了一款边界扫描电路，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。达到对芯片电路测试设计的要求。 4.对于端口电路来讲，有时需要将从CLB中的输出数据实现异或、同或、与以及或的功能，为此本文采用二次函数输出的电路结构来实现以上的功能，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。满足设计要求。 5.对于0.5μm的工艺而言，输入端口的电压通常是3.3V和5V，为此根据设置不同的上、下MOS管尺寸来调整电路的中点电压，将端口电路设计成3.3V和5V兼容的电路，通过仿真性能上已完全达到这一要求。此外，在输入端口处加上扩散电阻R和电容C组成噪声滤波电路，这个电路能有效地抑制加到输入端上的白噪声型噪声电压[2]。 6.在噪声和延时不影响电路正常工作的范围内，具有三态控制和驱动大负载的功能。通过对管子尺寸的大小设置和驱动大小的仿真表明：在实现TTL高电平输出时，最大的驱动电流达到170mA，而对应的xilinx4006e的TTL高电平最大驱动电流为140mA[8]；同样，在实现CMOS高电平最大驱动电流达到200mA,而xilinx4006e的CMOS驱动电流达到170[8]mA。 7.与xilinx4006e端口电路相比，在延时和面积以及功耗略大的情况下，本论文研究设计的端口电路增加了双沿触发、将输出数据实现二次函数的输出方式、通过添加译码器将配置端口的数目减少的新的功能，且驱动能力更加强大。
上传时间： 2013-06-03
上传用户：aa54
· 摘要： 为了实现视频图像的实时处理,采用基于DSP+FPGA的线性流水阵列结构,用现场可编程门阵列FPGA对采集的视频数字图像做预处理,并结合大规模可编程逻辑阵列CPLD进行逻辑控制,实现了视频图像的采集和目标提取的视频数字图像处理系统.介绍了该视频图像处理系统的硬件组成、工作原理和各种视频跟踪算法的应用.该系统与计算机联结,配以适当的图像处理软件和开发系统,即可形成一个通
上传时间： 2013-06-17
上传用户：dancnc
软件通信体系架构(SCA)可以实现一个具有开放性、标准化、模块化的通用软件无线电平台，从而使软件无线电平台的成本得到显著降低，应用灵活性得到极大增强。虽然SCA通过CORBA机制很好地解决了通用处理器设备波形组件的互连互通和可移植问题，但是这种机制不能很好地适用于FPGA这种专用处理器。随着FPGA处理性能的不断提升，它在SCA系统中的作用越来越突出。因此，如何在SCA系统中很好地集成FPGA波形，如何提高FPGA波形的可移植性就成为当前软件无线电研究领域中一个非常重要的研究课题。 论文首先通过对现有的旨在解决FPGA波形可移植性的协议和规范进行了研究，深入分析了它们的优缺点。接下来对MHAL规范、CP289协议、OCP接口规范中的方法加以融合和优化，提出了新的FPGA可移植波形结构。这个结构既为FPGA波形设计了标准的通信接口，又实现了波形应用的分离，同时还通过OCP接口实现了波形组件运行环境的标准化，真正实现了波形的可移植。 其次，论文根据提出的波形结构，结合CP289协议中的操作要求，在原本过于简单的MHAL消息格式的基础上进行了细化，同时具体给出了MHAL消息封装结构和MHAL消息解析结构的处理流程，实现了FPGA波形在SCA系统中的标准通信。论文通过对CP289协议的深入研究，结合实际工程应用，提出了具体化的容器结构，并进一步进行了容器中组件控制模块、互连模块和本地服务模块的设计，实现了波形应用的分离。论文以OCP规范为基础，依据CP289协议中对组件接口的约束，设计了几种典型的组件OCP接口，使得波形组件设计与系统实现相分离，并真正实现了波形运行环境的标准化。 最后，论文根据所设计的波形结构和组件接口设计了一个FPGA验证波形，通过波形的实现，证明FPGA波形组件可以像GPP波形组件一样可加载、可装配、可部署、可装配，验证了论文所设计的FPGA波形是与SCA兼容的。另外，通过对波形组件移植试验，验证了所设计的波形结构和组件接口能够为波形组件提供很好的可移植性。
上传时间： 2013-04-24
上传用户：moonkoo7
·航空发动机结构设计分析
上传时间： 2013-04-24
上传用户：busterman
