该文档为基于Matlab的组合逻辑电路设计与仿真教程文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： matlab
上传时间： 2022-02-19
上传用户：
门电路和组合逻辑电路，有需要的可以参考！
上传时间： 2022-04-13
上传用户：qingfengchizhu
逻辑电路模拟器PRO使您可以设计自己的数字电路。您是否想了解电子产品的工作原理？该应用程序可帮助您学习电子学的基础知识，并提供所有逻辑元件来创建惊人的逻辑电路。本软件适应于Android平台功能：*模拟器通过其直观的界面和许多可供探索的选项，使快速轻松地设计组合逻辑电路成为可能。*具有教育意义的应用程序，为可以使用的元素的提供大量信息。*轻松导入，导出和共享项目。*相互嵌入电路。*如果您遇到困难，这里有很多教程和使用技巧可以帮助您。*出色的平板电脑支持，我们的模拟器旨在最大程度地利用您的平板电脑。*该应用程序可自定义主题，并具有*黑暗模式*（保持眼睛安全）。*有很多可用的元素：大量逻辑门，可编程阵列，锁存器，触发器，发生器，设备传感器等。
标签： 逻辑电路模拟器
上传时间： 2021-12-16
上传用户：
部分组合逻辑数字电路的VHDL代码，包含必要的功能描述
上传时间： 2014-01-01
上传用户：cjf0304
组合逻辑单元设计电路，有8个功能！都是普通的逻辑运算
上传时间： 2017-08-30
上传用户：小宝爱考拉
书名:数字逻辑电路的ASIC设计/实用电子电路设计丛书 作者:（日）小林芳直 著，蒋民 译，赵宝瑛 校 出版社：科学出版社 原价：30.00 出版日期：2004-9-1 ISBN：9787030133960 字数：348000 页数：293 印次： 版次：1 纸张：胶版纸 开本： 商品标识：8901735 编辑推荐 -------------------------------------------------------------------------------- 内容提要 -------------------------------------------------------------------------------- 本书是“实用电子电路设计丛书”之一。本书以实现高速高可靠性的数字系统设计为目标，以完全同步式电路为基础，从技术实现的角度介绍ASIC逻辑电路设计技术。内容包括：逻辑门电路、逻辑压缩、组合电路、Johnson计数器、定序器设计及应用等，并介绍了实现最佳设计的各种工程设计方法。 本书可供信息工程、电子工程、微电子技术、计算技术、控制工程等领域的高等院校师生及工程技术人员、研制开发人员学习参考。 目录 -------------------------------------------------------------------------------- 第1章 ASIC=同步式设计=更高可靠性设计方法的实现 1.1 面向高性能系统的设计 1.2 同步电路的不足 1.3 同步电路设计 1.4 ASIC机能设计方法有待思考的地方 第2章 逻辑门电路详解 2.1 逻辑门电路的最基本的知识 2.2 加法电路及其构成方法 2.3 其他输入信号为３位的逻辑单元 2.4 复合逻辑门电路的调整 第3章 逻辑压缩与奎恩·麦克拉斯基法 3.1 除去玻色项的方法 3.2 奎恩·麦克拉斯基法 第4章 组合电路设计 4.1 选择器、解码器、编码器 4.2 比较和运算电路的设计 第5章 计数器电路的设计 5.1 计数器设计的基础 5.2 各种各样的计数器设计 5.3 LFSR(M系列发生器)的设计 第6章 江逊计数器 6.1 设计高可靠性的江逊计数器 6.2 冲刷顺序的组成 第7章 定序器设计 7.1 定序器电路设计的基础知识 7.2 把江逊计数器制作成状态机 7.3 一比特热位状态机与江逊状态机 7.4 跳跃动作的设计 第8章 定序器的高可靠化技术 8.1 高可靠性定序器概述 8.2 关注高可靠性江逊状态机 第9章 定序器的应用设计 9.1 软件处理与硬件处理 9.2 自动扶梯的设计 9.3 信号机的设计 9.4 数码存钱箱的设计 9.5 数字锁相环的设计 第10章 实现最佳设计的方法 10.1 如何杜绝运行错误的产生 10.2 16位乘法器的电路整定 10.3 冒泡分类器（bubble sorter）的电路设定 参考文献
上传时间： 2013-06-15
上传用户：龙飞艇
SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计，以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。 3.CPLD/ FPGA 提供引脚可任意设定,故作测试实验时不需要做硬件连接,可节省大量连线焊接时间,快速学习软硬件的运用。 4.CPLD/ FPGA 每一I/O Pin 皆有逻辑状态监视器，以便迅速了解每一引脚状态。 5.清楚标示每一管脚的脚位，易于观察和测量。 6.使用并口在开发系统下直接下载。 7.可在线将CPLD/ FPGA 程序到FLASH ROM，实验仪可独立运行，适合大学生EDA 电子竞赛。 8.可做8051 和CPLD/ FPGA 的组合电路实验。 9.适用于WINDOWS95/98/NT/2000/XP 操作系统。 10.数万门的现场可编程芯片让设计所思即所得。
上传时间： 2016-03-14
上传用户：671145514
VHDL硬件描述语言与数字逻辑电路设计
上传时间： 2013-05-19
上传用户：eeworm
晶体管-晶体管逻辑电路
上传时间： 2013-07-12
上传用户：eeworm
新型电子电路应用指南 数字逻辑电路
上传时间： 2013-05-20
上传用户：eeworm
