SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计，以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。 3.CPLD/ FPGA 提供引脚可任意设定,故作测试实验时不需要做硬件连接,可节省大量连线焊接时间,快速学习软硬件的运用。 4.CPLD/ FPGA 每一I/O Pin 皆有逻辑状态监视器，以便迅速了解每一引脚状态。 5.清楚标示每一管脚的脚位，易于观察和测量。 6.使用并口在开发系统下直接下载。 7.可在线将CPLD/ FPGA 程序到FLASH ROM，实验仪可独立运行，适合大学生EDA 电子竞赛。 8.可做8051 和CPLD/ FPGA 的组合电路实验。 9.适用于WINDOWS95/98/NT/2000/XP 操作系统。 10.数万门的现场可编程芯片让设计所思即所得。
上传时间： 2016-03-14
上传用户：671145514
随着信息技术的发展，系统级芯片SoC(System on a Chip)成为集成电路发展的主流。SoC技术以其成本低、功耗小、集成度高的优势正广泛地应用于嵌入式系统中。通过对8位增强型CPU内核的研究及其在FPGA(Field Programmable Gate Arrav)上的实现，对SoC设计作了初步研究。 在对Intel MCS-8051的汇编指令集进行了深入地分析的基础上，按照至顶向下的模块化的高层次设计流程，对8位CPU进行了顶层功能和结构的定义与划分，并逐步细化了各个层次的模块设计，建立了具有CPU及定时器，中断，串行等外部接口的模型。 利用5种寻址方式完成了8位CPU的数据通路的设计规划。利用有限状态机及微程序的思想完成了控制通路的各个层次模块的设计规划。利用组合电路与时序电路相结合的思想完成了定时器，中断以及串行接口的规划。采用边沿触发使得一个机器周期对应一个时钟周期，执行效率提高。使用硬件描述语言实现了各个模块的设计。借助EDA工具ISE集成开发环境完成了各个模块的编程、调试和面向FPGA的布局布线；在Synplify pro综合工具中完成了综合；使用Modelsim SE仿真工具对其进行了完整的功能仿真和时序仿真。 设计了一个通用的扩展接口控制器对原有的8位处理器进行扩展，加入高速DI，DO以及SPI接口，增强了8位处理器的功能，可以用于现有单片机进行升级和扩展。 本设计的CPU全面兼容MCS-51汇编指令集全部的111条指令，在时钟频率和指令的执行效率指标上均优于传统的MCS-51内核。本设计以硬件描述语言代码形式存在可与任何综合库、工艺库以及FPGA结合开发出用户需要的固核和硬核，可读性好，易于扩展使用，易于升级，比较有实用价值。本设计通过FPGA验证。
上传时间： 2013-04-24
上传用户：jlyaccounts
今天，电视机与视讯转换盒应用中的大多数调谐器采用的都是传统单变换MOPLL概念。这种调谐器既能处理模拟电视讯号也能处理数字电视讯号，或是同时处理这两种电视讯号(即所谓的混合调谐器)。在设计这种调谐器时需考虑的关键因素包括低成本、低功耗、小尺寸以及对外部组件的选择。本文将介绍如何用英飞凌的MOPLL调谐芯片TUA6039-2或其影像版TUA6037实现超低成本调谐器参考设计。这种单芯片ULC调谐器整合了射频和中频电路，可工作在5V或3.3V，功耗可降低34%。设计采用一块单层PCB，进一步降低了系统成本，同时能处理DVB-T/PAL/SECAM、ISDB-T/NTSC和ATSC/NTSC等混合讯号，可支持几乎全球所有地区标准。图1为采用TUA6039-2/TUA6037设计单变换调谐器架构图。该调谐器实际上不仅是一个射频调谐器，也是一个half NIM，因为它包括了中频模块。射频输入讯号透过一个简单的高通滤波器加上中频与民间频段(CB)陷波器的组合电路进行分离。该设计没有采用PIN二极管进行频段切换，而是采用一个非常简单的三工电路进行频段切换。天线阻抗透过高感抗耦合电路变换至已调谐的输入电路。然后透过英飞凌的高增益半偏置MOSFET BF5030W对预选讯号进行放大。BG5120K双MOSFET可以用于两个VHF频段。在接下来的调谐后带通滤波器电路中，则进行信道选择和邻道与影像频率等多余讯号的抑制。前级追踪陷波器和带通滤波器的容性影像频率补偿电路就是专门用来抑制影像频率。
上传时间： 2013-11-19
上传用户：ryb
介绍了一种基于晶体管共发一共集级联方式产生大幅度输出、脉冲宽度可调的脉冲发生器。详细分析了共发、共集电路和共发共集组合电路的线路结构，介绍了脉冲宽度可调高压脉冲发生器的工作原理及设计与实现。
上传时间： 2013-11-05
上传用户：ryb
今天，电视机与视讯转换盒应用中的大多数调谐器采用的都是传统单变换MOPLL概念。这种调谐器既能处理模拟电视讯号也能处理数字电视讯号，或是同时处理这两种电视讯号(即所谓的混合调谐器)。在设计这种调谐器时需考虑的关键因素包括低成本、低功耗、小尺寸以及对外部组件的选择。本文将介绍如何用英飞凌的MOPLL调谐芯片TUA6039-2或其影像版TUA6037实现超低成本调谐器参考设计。这种单芯片ULC调谐器整合了射频和中频电路，可工作在5V或3.3V，功耗可降低34%。设计采用一块单层PCB，进一步降低了系统成本，同时能处理DVB-T/PAL/SECAM、ISDB-T/NTSC和ATSC/NTSC等混合讯号，可支持几乎全球所有地区标准。图1为采用TUA6039-2/TUA6037设计单变换调谐器架构图。该调谐器实际上不仅是一个射频调谐器，也是一个half NIM，因为它包括了中频模块。射频输入讯号透过一个简单的高通滤波器加上中频与民间频段(CB)陷波器的组合电路进行分离。该设计没有采用PIN二极管进行频段切换，而是采用一个非常简单的三工电路进行频段切换。天线阻抗透过高感抗耦合电路变换至已调谐的输入电路。然后透过英飞凌的高增益半偏置MOSFET BF5030W对预选讯号进行放大。BG5120K双MOSFET可以用于两个VHF频段。在接下来的调谐后带通滤波器电路中，则进行信道选择和邻道与影像频率等多余讯号的抑制。前级追踪陷波器和带通滤波器的容性影像频率补偿电路就是专门用来抑制影像频率。
上传时间： 2013-11-21
上传用户：时代将军
数字式计时器一般都由震荡器，分频器，译码器及显示几部分组成。其中震荡器和分频器组成标准秒信号发生器，接成各种不同进制的计数器组成计时系统，译码器，显示器组成显示系统，另外一些组合电路组成校时调节系统。
上传时间： 2013-12-18
上传用户：13188549192
本文介绍了VHDL硬件描述语言基础，包括： 1.简介 2.基本结构 3.基本数据类型 4.设计组合电路 5.设计时序电路 6.设计状态机 7.大规模电路的层次化设计 8.Function and Procedure
上传时间： 2013-12-16
上传用户：541657925
上传本数电教程，全书包括六章，分别有绪论、数制码、数字电路、组合电路、时序电路、存储器。希望给大家帮助
上传时间： 2016-10-26
上传用户：chenlong
本章重点组合逻辑电路在电路结构和逻辑功能上的特点组合逻辑电路的设计方法常用中规模集成组合电路器件的应用竞争－冒险现象及其成因，消除竞争冒险现象的方法本章重点组合逻辑电路在电路结构和逻辑功能上的特点组合逻辑电路的设计方法常用中规模集成组合电路器件的应用竞争－冒险现象及其成因，消除竞争冒险现象的方法
标签： 51单片机
上传时间： 2021-12-04
上传用户：zhaiyawei
按照结构清晰、层次分明的原则，本书可分为以下几部分：第一部分为数字电路基础篇。主要包括第一章。重点介绍了数字电路的一些基础知识，如数字电路与模拟电路的比较、数字电路的分类、数制与编码等，它们是分析和理解数字电路的基础。第二部分为逻辑门和组合逻辑电路篇。主要包括第二章、第三章。重点介绍了两个方面的内容：一是基本门电路，如分立元件门电路、集成门电路等，它们是组成组合逻辑电路的基本逻辑单元；二是组合逻辑电路，如编码器、译码器、显示译码器、数据选择器、加法器和数值比较器等，常见的组合电路目前已经制作成集成电路，应用十分广泛。第三部分为双稳态触发器和时序逻辑电路篇。主要包括第四章、第五章。重点介绍了两个方面的内容：一是双稳态触发器电路，如基本RS触发器、同步触发器、主从JK触发器、边沿触发器、T型和T型触发器等；二是时序逻辑电路，简要分析了时序电路的特点及分类，并对几种典型的寄存器和计数器作了介绍。第四部分为脉冲波形的产生与整形电路篇。主要包括第六章。重点讨论了脉冲的产生和整形。在脉冲振荡器中，主要介绍在数字系统中最常使用的多谐振荡器；在整形电路中，主要介绍施密特触发器和单稳态触发器。并对一种在脉冲波形的产生和整形电路中应用十分广泛的多功能集成电路555定时器进行详细分析。第五部分是存储器和微控制器篇。主要包括第七章。重点介绍了只读存储器、随机存储器的结构和原理，并对微处理器的基本结构、工作过程和应用作了简要分析。第六部分为DAC转换器和ADC转换器篇。主要包括第八章。DAC转换器和ADC转换器，也就是通常所说的数/模转换和模/数转换电路，它们是数字系统不可缺少的组成部分，如用微控制器对生产过程进行控制，就必须首先将被控制的模拟量转换为数字量，才能送到微控制器系统中去进行运算和处理，然后又需将运算得到的数字量转换为模拟量，才能实现对被控参数的控制。
标签： 数字电子技术
上传时间： 2022-06-24
上传用户：jiabin
