数字水印作为一种防护技术，在数字产品的保护认证方面越发显得重要，成为当前计算机领域研究的热点问题之一。提出了一种在空域采用分块重复嵌入水印信息和HVS相结合的水印技术。实验结果说明，分块技术在空域的使用提高了水印的嵌入强度和降低计算复杂度，该算法在抵抗旋转、裁剪、缩放方面等有较强能力；水印算法与HVS技术的有效性相结合，数字水印具有很好的掩蔽性。
上传时间： 2013-10-23
上传用户：qwerasdf
现代的电子设计和芯片制造技术正在飞速发展，电子产品的复杂度、时钟和总线频率等等都呈快速上升趋势，但系统的电压却不断在减小，所有的这一切加上产品投放市场的时间要求给设计师带来了前所未有的巨大压力。要想保证产品的一次性成功就必须能预见设计中可能出现的各种问题，并及时给出合理的解决方案，对于高速的数字电路来说，最令人头大的莫过于如何确保瞬时跳变的数字信号通过较长的一段传输线，还能完整地被接收，并保证良好的电磁兼容性，这就是目前颇受关注的信号完整性（SI）问题。本章就是围绕信号完整性的问题，让大家对高速电路有个基本的认识，并介绍一些相关的基本概念。 第一章 高速数字电路概述.....................................................................................51.1 何为高速电路...............................................................................................51.2 高速带来的问题及设计流程剖析...............................................................61.3 相关的一些基本概念...................................................................................8第二章 传输线理论...............................................................................................122.1 分布式系统和集总电路.............................................................................122.2 传输线的RLCG 模型和电报方程...............................................................132.3 传输线的特征阻抗.....................................................................................142.3.1 特性阻抗的本质.................................................................................142.3.2 特征阻抗相关计算.............................................................................152.3.3 特性阻抗对信号完整性的影响.........................................................172.4 传输线电报方程及推导.............................................................................182.5 趋肤效应和集束效应.................................................................................232.6 信号的反射.................................................................................................252.6.1 反射机理和电报方程.........................................................................252.6.2 反射导致信号的失真问题.................................................................302.6.2.1 过冲和下冲.....................................................................................302.6.2.2 振荡：.............................................................................................312.6.3 反射的抑制和匹配.............................................................................342.6.3.1 串行匹配.........................................................................................352.6.3.1 并行匹配.........................................................................................362.6.3.3 差分线的匹配.................................................................................392.6.3.4 多负载的匹配.................................................................................41第三章 串扰的分析...............................................................................................423.1 串扰的基本概念.........................................................................................423.2 前向串扰和后向串扰.................................................................................433.3 后向串扰的反射.........................................................................................463.4 后向串扰的饱和.........................................................................................463.5 共模和差模电流对串扰的影响.................................................................483.6 连接器的串扰问题.....................................................................................513.7 串扰的具体计算.........................................................................................543.8 避免串扰的措施.........................................................................................57第四章 EMI 抑制....................................................................................................604.1 EMI/EMC 的基本概念..................................................................................604.2 EMI 的产生..................................................................................................614.2.1 电压瞬变.............................................................................................614.2.2 信号的回流.........................................................................................624.2.3 共模和差摸EMI ..................................................................................634.3 EMI 的控制..................................................................................................654.3.1 屏蔽.....................................................................................................654.3.1.1 电场屏蔽.........................................................................................654.3.1.2 磁场屏蔽.........................................................................................674.3.1.3 电磁场屏蔽.....................................................................................674.3.1.4 电磁屏蔽体和屏蔽效率.................................................................684.3.2 滤波.....................................................................................................714.3.2.1 去耦电容.........................................................................................714.3.2.3 磁性元件.........................................................................................734.3.3 接地.....................................................................................................744.4 PCB 设计中的EMI.......................................................................................754.4.1 传输线RLC 参数和EMI ........................................................................764.4.2 叠层设计抑制EMI ..............................................................................774.4.3 电容和接地过孔对回流的作用.........................................................784.4.4 布局和走线规则.................................................................................79第五章 电源完整性理论基础...............................................................................825.1 电源噪声的起因及危害.............................................................................825.2 电源阻抗设计.............................................................................................855.3 同步开关噪声分析.....................................................................................875.3.1 芯片内部开关噪声.............................................................................885.3.2 芯片外部开关噪声.............................................................................895.3.3 等效电感衡量SSN ..............................................................................905.4 旁路电容的特性和应用.............................................................................925.4.1 电容的频率特性.................................................................................935.4.3 电容的介质和封装影响.....................................................................955.4.3 电容并联特性及反谐振.....................................................................955.4.4 如何选择电容.....................................................................................975.4.5 电容的摆放及Layout ........................................................................99第六章 系统时序.................................................................................................1006.1 普通时序系统...........................................................................................1006.1.1 时序参数的确定...............................................................................1016.1.2 时序约束条件...................................................................................1066.2 源同步时序系统.......................................................................................1086.2.1 源同步系统的基本结构...................................................................1096.2.2 源同步时序要求...............................................................................110第七章 IBIS 模型................................................................................................1137.1 IBIS 模型的由来...................................................................................... 1137.2 IBIS 与SPICE 的比较.............................................................................. 1137.3 IBIS 模型的构成...................................................................................... 1157.4 建立IBIS 模型......................................................................................... 1187.4 使用IBIS 模型......................................................................................... 1197.5 IBIS 相关工具及链接..............................................................................120第八章 高速设计理论在实际中的运用.............................................................1228.1 叠层设计方案...........................................................................................1228.2 过孔对信号传输的影响...........................................................................1278.3 一般布局规则...........................................................................................1298.4 接地技术...................................................................................................1308.5 PCB 走线策略............................................................................................134
标签： 信号完整性
上传时间： 2014-05-15
上传用户：dudu1210004
目前的有源电力滤波器通常是采用基于瞬时无功功率理论的谐波电流检测方法。其中的ip-iq算法需要用到与电网电压同步的正余弦信号，即与电网电压同频同相的标准正余弦信号。该信号的获取可以采用锁相环加正余弦函数发生器的方法，也可采用软件查表的方法。本设计采用全硬件电路完成，即通过锁相环加正弦函数发生器的方法，可自动实时跟踪电网电压的频率和相位，不占用微处理器的软、硬件资源，大大降低了谐波检测算法编程的复杂度。
上传时间： 2013-10-22
上传用户：wxnumen
在三相PWM 整流器的功率管驱动信号中加入死区时间可防止电压直通,但这会对变换器的电压电流波形产生影响,称之为死区效应。为此,详细描述了死区时间内变换器的工作过程,提出了三相PWM 整流器的死区电压效应和电流效应,并分别进行了定量分析。然后结合空间矢量调制策略,引入了死区效应空间矢量的概念,统一并从本质上解释了死区的两种效应。为了克服死区效应的不良影响,提出了两种补偿措施,并详细介绍了利用DSP 的数字实现方法,这两种措施均不需要改变硬件电路,也不会增加控制器的复杂度和负担。最后,通过实验验证了理论分析的正确性和补偿措施的有效性,还指明了进一步研究的方向。
上传时间： 2013-10-21
上传用户：Aeray
在理论分析循环码编码和译码基本原理的基础上，提出了基于单片机系统的(24，16)循环码软件实现编码、译码的方案。仿真结果表明(24，16)循环码能有效地克服来自通讯信道的干扰，保证数据通信的可靠及系统的稳定，使误码率大幅度降低。本论文对(24，16)循环码的研究结果表明，可以有效地降低错误概率和提高系统的吞吐量，实现纠错仅需要在接收端增加有限的存储空间和计算复杂度，具有一定的实用价值。 Abstract: Based on analyzing the theory of encoding and decoding of cyclic code， this paper showed the schemes of encoding and decoding of(24，16)cyclic code by the software and based on microcontroller. Simulation results show that using (24，16) cyclic codes can effectively overcome the interference from communication channel， ensure the reliability and stability of data communication systems， and reduce the bit error rate greatly. The results of this paper show that by using the (24，16) cyclic code， the error rate can be reduced and the system throughput can be improved. Meanwhile， the system only needs to enlarge limited storage space and computation the complexity at the receiving end to realize error correction. Thus the (24，16) cyclic code has a practical value.
上传时间： 2013-11-09
上传用户：gaoliangncepu
硬件电路设计之主芯片选型 平台的选择很多时候和系统选择的算法是相关的，所以如果要提高架构，平台的设计能力，得不断提高自身的算法设计，复杂度评估能力，带宽分析能力。 常用的主处理器芯片有：单片机，ASIC，RISC(DEC Alpha、ARC、ARM、MIPS、PowerPC、SPARC和SuperH )，DSP和FPGA等，这些处理器的比较在网上有很多的文章，在这里不老生常谈了，这里只提1个典型的主处理器选型案例
上传时间： 2013-11-05
上传用户：HGH77P99
C8051F单片机 C8051F系列单片机 单片机自20世纪70年代末诞生至今，经历了单片微型计算机SCM、微控制器MCU及片上系统SoC三大阶段，前两个阶段分别以MCS-51和80C51为代表。随着在嵌入式领域中对单片机的性能和功能要求越来越高，以往的单片机无论是运行速度还是系统集成度等多方面都不能满足新的设计需要，这时Silicon Labs 公司推出了C8051F系列单片机，成为SoC的典型代表。 C8051F具有上手快(全兼容8051指令集)、研发快(开发工具易用，可缩短研发周期)和见效快(调试手段灵活)的特点，其性能优势具体体现在以下方面： 基于增强的CIP-51内核，其指令集与MCS-51完全兼容，具有标准8051的组织架构，可以使用标准的803x/805x汇编器和编译器进行软件开发。CIP-51采用流水线结构，70%的的指令执行时间为1或2个系统时钟周期，是标准8051指令执行速度的12倍；其峰值执行速度可达100MIPS(C8051F120等)，是目前世界上速度最快的8位单片机。 增加了中断源。标准的8051只有7个中断源Silicon Labs 公司 C8051F系列单片机扩展了中断处理这对于时实多任务系统的处理是很重要的扩展的中断系统向CIP-51提供22个中断源允许大量的模拟和数字外设中断一个中断处理需要较少的CPU干预却有更高的执行效率。 集成了丰富的模拟资源，绝大部分的C8051F系列单片机都集成了单个或两个ADC，在片内模拟开关的作用下可实现对多路模拟信号的采集转换；片内ADC的采样精度最高可达24bit，采样速率最高可达500ksps，部分型号还集成了单个或两个独立的高分辨率DAC，可满足绝大多数混合信号系统的应用并实现与模拟电子系统的无缝接口；片内温度传感器则可以迅速而精确的监测环境温度并通过程序作出相应处理，提高了系统运行的可靠性。 集成了丰富的外部设备接口。具有两路UART和最多可达5个定时器及6个PCA模块，此外还根据不同的需要集成了SMBus、SPI、USB、CAN、LIN等接口，以及RTC部件。外设接口在不使用时可以分别禁止以降低系统功耗。与其他类型的单片机实现相同的功能需要多个芯片的组合才能完成相比，C8051单片机不仅减少了系统成本，更大大降低了功耗。 增强了在信号处理方面的性能，部分型号具有16x16 MAC以及DMA功能，可对所采集信号进行实时有效的算法处理并提高了数据传送能力。 具有独立的片内时钟源(精度最高可达0.5%)，设计人员既可选择外接时钟，也可直接应用片内时钟，同时可以在内外时钟源之间自如切换。片内时钟源降低了系统设计的复杂度，提高了系统可靠性，而时钟切换功能则有利于系统整体功耗的降低。 提供空闲模式及停机模式等多种电源管理方式来降低系统功耗 实现了I/O从固定方式到交叉开关配置。固定方式的I/O端口，既占用引脚多，配置又不够灵活。在C8051F中，则采用开关网络以硬件方式实现I/O端口的灵活配置，外设电路单元通过相应的配置寄存器控制的交叉开关配置到所选择的端口上。 复位方式多样化，C8051F把80C51单一的外部复位发展成多源复位，提供了上电复位、掉电复位、外部引脚复位、软件复位、时钟检测复位、比较器0复位、WDT复位和引脚配置复位。众多的复位源为保障系统的安全、操作的灵活性以及零功耗系统设计带来极大的好处。 从传统的仿真调试到基于JTAG接口的在系统调试。C8051F在8位单片机中率先配置了标准的JTAG接口（IEEE1149.1）。C8051F的JTAG接口不仅支持Flash ROM的读/写操作及非侵入式在系统调试，它的JTAG逻辑还为在系统测试提供边界扫描功能。通过边界寄存器的编程控制，可对所有器件引脚、SFR总线和I/O口弱上拉功能实现观察和控制。 C8051F系列单片机型号齐全，可根据设计需求选择不同规模和带有特定外设接口的型号，提供从多达100个引脚的高性能单片机到最小3mmX3mm的封装，满足不同设计的需要。 基于上述特点，Silicon Labs 公司C8051F系列单片机作为SoC芯片的杰出代表能够满足绝大部分场合的复杂功能要求，并在嵌入式领域的各个场合都得到了广泛的应用：在工业控制领域，其丰富的模拟资源可用于工业现场多种物理量的监测、分析及控制和显示；在便携式仪器领域，其低功耗和强大的外设接口也非常适合各种信号的采集、存储和传输；此外，新型的C8051F5xx系列单片机也在汽车电子行业中崭露头角。正是这些优势，使得C8051单片机在进入中国市场的短短几年内就迅速风靡，相信随着新型号的不断推出以及推广力度的不断加大，C8051系列单片机将迎来日益广阔的发展空间，成为嵌入式领域的时代宠儿 此系列单片机完全兼容MCS-51指令集，容易上手，开发周期短，大大节约了开发成本。C8051F系统集成度高，总线时钟可达25M
上传时间： 2013-11-24
上传用户：testAPP
计算机部件要具有通用性，适应不同系统与不同用户的需求，设计必须模块化。计算机部件产品(模块)供应出现多元化。模块之间的联接关系要标准化，使模块具有通用性。模块设计必须基于一种大多数厂商认可的模块联接关系，即一种总线标准。总线的标准总线是一类信号线的集合是模块间传输信息的公共通道，通过它，计算机各部件间可进行各种数据和命令的传送。为使不同供应商的产品间能够互换，给用户更多的选择，总线的技术规范要标准化。总线的标准制定要经周密考虑，要有严格的规定。总线标准（技术规范）包括以下几部分：机械结构规范：模块尺寸、总线插头、总线接插件以及按装尺寸均有统一规定。功能规范：总线每条信号线（引脚的名称）、功能以及工作过程要有统一规定。电气规范：总线每条信号线的有效电平、动态转换时间、负载能力等。总线的发展情况S-100总线：产生于1975年，第一个标准化总线，为微计算机技术发展起到了推动作用。IBM-PC个人计算机采用总线结构（Industry Standard Architecture, ISA)并成为工业化的标准。先后出现8位ISA总线、16位ISA总线以及后来兼容厂商推出的EISA（Extended ISA)32位ISA总线。为了适应微处理器性能的提高及I/O模块更高吞吐率的要求，出现了VL-Bus(VESA Local Bus)和PCI(Peripheral Component Interconnect,PCI）总线。适合小型化要求的PCMCIA(Personal Computer Memory Card International Association)总线，用于笔记本计算机的功能扩展。总线的指标计算机主机性能迅速提高,各功能模块性能也要相应提高,这对总线性能提出更高的要求。总线主要技术指标有几方面：总线宽度：一次操作可以传输的数据位数，如S100为8位，ISA为16位，EISA为32位，PCI-2可达64位。总线宽度不会超过微处理器外部数据总线的宽度。总数工作频率：总线信号中有一个CLK时钟，CLK越高每秒钟传输的数据量越大。ISA、EISA为8MHz，PCI为33.3MHz, PCI-2可达达66.6MHz。单个数据传输周期：不同的传输方式，每个数据传输所用CLK周期数不同。ISA要2个，PCI用1个CLK周期。这决定总线最高数据传输率。5. 总线的分类与层次系统总线：是微处理器芯片对外引线信号的延伸或映射，是微处理器与片外存储器及I/0接口传输信息的通路。系统总线信号按功能可分为三类：地址总线（Where）：指出数据的来源与去向。地址总线的位数决定了存储空间的大小。系统总线：数据总线（What）提供模块间传输数据的路径，数据总线的位数决定微处理器结构的复杂度及总体性能。控制总线（When）：提供系统操作所必需的控制信号，对操作过程进行控制与定时。扩充总线：亦称设备总线，用于系统I/O扩充。与系统总线工作频率不同，经接口电路对系统总统信号缓冲、变换、隔离，进行不同层次的操作（ISA、EISA、MCA)局部总线：扩充总线不能满足高性能设备（图形、视频、网络）接口的要求，在系统总线与扩充总线之间插入一层总线。由于它经桥接器与系统总线直接相连，因此称之为局部总线（PCI）。
上传时间： 2013-11-09
上传用户：nshark
高性能的数据压缩可以有效的减少数据对存储空间和通信带宽的要求，降低通信成本。为解决图像数据的高压缩性能问题，本文提出了基于JPEG2000标准的数据压缩系统的FPGA实现方案。相对于软件算法实现和其他硬件方法，采用FPGA硬件实现可降低系统复杂度提高性能。最终设计的IP核具有资源占用少，性能良好和便于扩展等优点，能够满足通信传输和照相设备等应用需求。
上传时间： 2013-12-17
上传用户：cjl42111
可编程逻辑器件（PLD）是嵌入式工业设计的关键元器件。在工业设计中，PLD已经从提供简单的胶合逻辑发展到使用FPGA作为协处理器。该技术在通信、电机控制、I/O模块以及图像处理等应用中支持 I/O 扩展，替代基本的微控制器 （MCU） 或者数字信号处理器 （DSP）。 随着系统复杂度的提高，FPGA还能够集成整个芯片系统（SoC），与分立的 MCU、DSP、ASSP，以及 ASIC解决方案相比，大幅度降低了成本。不论是用作协处理器还是SoC，Altera FPGA在您的工业应用中都具有以下优点： 1. 设计集成——使用FPGA作为协处理器或者SoC，在一个器件平台上集成 IP和软件堆栈，从而降低成本。 2. 可重新编程能力——在一个公共开发平台的一片 FPGA中，使工业设计能够适应协议、IP以及新硬件功能的发展变化。 3. 性能调整——通过FPGA中的嵌入式处理器、定制指令和IP模块，增强性能，满足系统要求。 4. 过时保护——较长的 FPGA 产品生命周期，通过 FPGA 新系列的器件移植，延长工业产品的生命周期，保护硬件不会过时。 5. 熟悉的工具——使用熟悉的、功能强大的集成工具，简化设计和软件开发、IP集成以及调试。
上传时间： 2014-12-28
上传用户：rnsfing
