树里求祖先结点的算法,RSA加密,二叉树,括号匹配,约瑟夫环,ID
上传时间： 2013-12-30
上传用户：xg262122
最优化计算是工程设计和管理决策科学的常用工具。本书包括无约束优化计算、约 束优化计算、动态优化计算三部分。书中详细介绍了它们的算法原理和计算步骤。本书 强调算法的程序设计，为读者提供了颇有价值的经验和技巧，并对一些公用模块给出了 源程序。
上传时间： 2016-08-31
上传用户：gaome
算法分析常见简答题与常见算法 简答题.txt 算法.txt
上传时间： 2014-08-19
上传用户：225588
1、猴子选大王 2、约瑟夫环 3、迷宫求解 4、回文游戏 5、地图四染色问题 6、八皇后问题 7、原四则表达式求值 8、k阶斐波那契序列 9、遍历二叉树 10、编写DFS算法的非递归函数。 编写BFS算法。 11、简单选择排序， 折半插入排序， 冒泡排序， 快速排序， 堆排序 12、顺序查找，折半查找
上传时间： 2014-11-29
上传用户：yph853211
椭圆曲线对数问题解决算法：采用Pohlig-Hellman 算法化简问题
标签： Pohlig-Hellman 算法 椭圆曲线 对数
上传时间： 2017-01-21
上传用户：qoovoop
提出1 种优先选择极左碎片的信道化码分配算法,该算法用很简单的方式降低了码阻塞率。将新算法与 已有的极左法和权重法进行比较,理论分析和计算机仿真表明,极左碎片法具有与极左法相近的简单性,在码阻塞 率和公平性方面几乎与权重法一样好,是简单、高效和公平的综合性能最好的算法。该算法可应用于以OVSF码作 为信道化码的各种DS2CDMA系统。
上传时间： 2017-01-25
上传用户：邶刖
这是一个简单不良数据简册算法的源代码，写得很好，很容易嵌入到自己的用户程序中
上传时间： 2014-01-02
上传用户：sy_jiadeyi
实现2型文法的化简包括：无符号和无用产生式的删除、ε-产生式的消除、单产生式的消除算法实现
上传时间： 2014-01-05
上传用户：hewenzhi
随着数字化技术的飞速发展，数字视频信号的传输技术更是受到人们的关注。相比较其它类型的信息传输如文本和数据，视频通信需要占用更多的带宽资源，因此为了实现在带宽受限的条件下的传输，视频源必须经过大量压缩。尽管现在的网络状况不断地改善，但相对与快速增长的视频业务而言，网络带宽资源仍然是远远不够的。2003年3月，新一代视频压缩标准H．264/AVC的推出，使视频压缩研究进入了一个新的层次。H．264标准中包含了很多先进的视频压缩编码方法，与以前的视频编码标准相比具有明显的进步。在相同视觉感知质量的情况下，H．264的编码效率比H．263提高了一倍左右，并且有更好的网络友好性。然而，高编码压缩率是以很高的计算复杂度为代价的，H．264标准的计算复杂度约为H．263的3倍，所以在实际应用中必须对其算法进行优化以减低其计算复杂度。 @@ 本文首先介绍了H．264标准的研究背景，分析了国内外H．264硬件系统的研究现状，并介绍了本文的主要工作。 @@ 接着对H．264编码标准的理论知识、关键技术分别进行了介绍。 @@ 对H．264块匹配运动估计算法进行研究，对经典的块匹配运动估计算法通过对比分析，三步、二维等算法在搜索效率上优于全搜索算法，而全搜索算法在数据流的规则性和均匀性有着自己的优越性。 @@ 针对块匹配运动估计全搜索算法的VLSI结构的特点，提出改进的块匹配运动估计全搜索算法。本文基于对数据流的分析，对硬件寻址进行了研究。通过一次完整的全搜索数据流分析，改进的块匹配运动估计算法在时钟周期、PE资源消耗方面得到优化。 @@ 最后基于FPGA平台对整像素运动估计模块进行了研究。首先对运动估计模块结构进行了功能子模块划分；然后对每个子模块进行设计和仿真和对整个运动估计模块进行联合仿真验证。 @@关键词：H．264；FPGA；QuartusⅡ；帧间预测；运动估计；块匹配
上传时间： 2013-04-24
上传用户：zttztt2005
LDPC(Low Density Parity Check)码是一类可以用非常稀疏的校验矩阵或二分图定义的线性分组纠错码，最初由Gallager发现，故亦称Gallager码.它和著名Turbo码相似，具有逼近香农限的性能，几乎适用于所有信道，因此成为近年来信道编码界研究的热点。 LDPC码的奇偶校验矩阵呈现稀疏性，其译码复杂度与码长成线性关系，克服了分组码在长码长时所面临的巨大译码计算复杂度问题，使长编码分组的应用成为可能。而且由于校验矩阵的稀疏特性，在长的编码分组时，相距很远的信息比特参与统一校验，这使得连续的突发差错对译码的影响不大，编码本身就具有抗突发差错的特性。 本文首先介绍了LDPC码的基本概念和基本原理，其次，具体介绍了LDPC码的构造和各种编码算法及其生成矩阵的产生方法，特别是准循环LDPC码的构造以及RU算法、贪婪算法，并在此基础上采用贪婪算法对RU算法进行了改进。 最后，选用Altera公司的Stratix系列FPGA器件EPls25F67217，实现了码长为504的基于RU算法的LDPC编码器。在设计过程中，为节省资源、提高速度，在向量存储时采用稀疏矩阵技术，在向量相加时采用通过奇校验直接判定结果的方法，在向量乘法中，采用了前向迭代方法，避开了复杂的矩阵求逆运算。结果表明，该编码器只占用约10％的逻辑单元，约5％的存储单元，时钟频率达到120MHz，数据吞吐率达到33Mb/s，功能上也满足编码器的要求。
上传时间： 2013-06-09
上传用户：66wji
