基于标记约束的分水岭分割程序 简单的图像分割算法
上传时间: 2017-08-31
上传用户:libenshu01
《基于平均功率受限和有约束条件注水原理的MIMO联合自适应调制和功率分配算法的主要源代码》
上传时间: 2014-01-03
上传用户:mhp0114
约束最优化 最优化试验程序 自己编写 结果经过验证
上传时间: 2014-01-01
上传用户:aa17807091
求解无约束最小化问题的牛顿方法 matlab程序
上传时间: 2017-09-27
上传用户:jhksyghr
用MATLAB求解无约束的问题,主要有最速下降法,牛顿法,共轭梯度法,变尺度法(DFP和BFGS法),非线性最小二乘法。 用MATLAB求解有约束的问题,主要是外惩罚函数和广义乘子法。 以及一些对具体问题的分析,MATLAB的代码在文档里都有。
标签: MATLAB
上传时间: 2017-09-28
上传用户:youth25
生成约束Delaunay三角网算法是处理二维平面点分布最优问题的关键,该文献提出的方法可以帮助生成网络。
上传时间: 2015-03-28
上传用户:zhangsongbo
本PPT介绍了有约束规划问题的MATLAB求解算法以及编程技巧。
标签: Matlab
上传时间: 2016-11-07
上传用户:董东o_0
本文主要介绍如何在Vivado设计套件中进行时序约束,原文出自Xilinx中文社区。 Vivado软件相比于ISE的一大转变就是约束文件,ISE软件支持的是UCF(User Constraints File),而Vivado软件转换到了XDC(Xilinx Design Constraints)。XDC主要基于SDC(Synopsys Design Constraints)标准,另外集成了Xilinx的一些约束标准,可以说这一转变是Xilinx向业界标准的靠拢。Altera从TimeQuest开始就一直使用SDC标准,这一改变,相信对于很多工程师来说是好事,两个平台之间的转换会更加容易些。
上传时间: 2018-07-13
上传用户:yalsim
有约束的模型预测控制程序和无约束的模型预测控制程序
上传时间: 2019-08-28
上传用户:小小绒绒
华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料:FPGA技巧Xilinx.pdfHuaWei Verilog 约束.rarSynplify工具使用指南(华为文档)[1].rar.rarVerilog HDL 华为入门教程.rarVerilog典型电路设计 华为.rar一种将异步时钟域转换成同步时钟域的方法.pdf华为coding style.rar华为FPGA设计流程指南.doc华为FPGA设计规范.rar华为VHDL设计风格和实现.rar华为专利:一种快速无毛刺的时钟倒换方法.rar华为专利:华为小数分频.rar华为以太网时钟同步技术_时钟透传技术白皮书.rar华为硬件工程师手册目前最全版本.rar华为面经.doc华为面经.rar静态时序分析与逻辑...pdf
上传时间: 2021-11-05
上传用户:qdxqdxqdxqdx