虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

约束规则

  • BGA出线规则

    BGA出线规则

    标签: BGA

    上传时间: 2013-11-12

    上传用户:edward_0608

  • PCI、STC、51单片机型号命名规则

    有关单片机型号命名规则,一直困扰的问题,今天总结出来,与大家一起分享。

    标签: PCI STC 51单片机 型号

    上传时间: 2013-11-16

    上传用户:xzt

  • 2012新规则下电磁组设计方案(最终版本)

    2012飞思卡尔智能车竞赛新规则。清华以及杭电对电磁组的方案

    标签: 2012 电磁组 版本 设计方案

    上传时间: 2014-12-25

    上传用户:鱼哥哥你好

  • STM32系列命名规则

    命名规则

    标签: STM 32 命名规则

    上传时间: 2013-11-10

    上传用户:wyc199288

  • PCB板基础知识、布局原则、布线技巧、设计规则

    PCB板基础知识、布局原则、布线技巧、设计规则

    标签: PCB 基础知识 布局 布线技巧

    上传时间: 2013-12-14

    上传用户:YKLMC

  • Keil C编译器编程规则和代码优化

    本内容介绍了Keil C编译器编程规则和代码优化,要实用好单片机就必须清楚它的内部结构组织结构,无论是在芯片的选择还是代码的编写

    标签: Keil C编译器 编程 代码

    上传时间: 2013-10-16

    上传用户:yuanxiaoqiang

  • PCB可测性设计布线规则之建议―从源头改善可测率

    P C B 可测性设计布线规则之建议― ― 从源头改善可测率PCB 设计除需考虑功能性与安全性等要求外,亦需考虑可生产与可测试。这里提供可测性设计建议供设计布线工程师参考。1. 每一个铜箔电路支点,至少需要一个可测试点。如无对应的测试点,将可导致与之相关的开短路不可检出,并且与之相连的零件会因无测试点而不可测。2. 双面治具会增加制作成本,且上针板的测试针定位准确度差。所以Layout 时应通过Via Hole 尽可能将测试点放置于同一面。这样就只要做单面治具即可。3. 测试选点优先级:A.测垫(Test Pad) B.通孔(Through Hole) C.零件脚(Component Lead) D.贯穿孔(Via Hole)(未Mask)。而对于零件脚,应以AI 零件脚及其它较细较短脚为优先,较粗或较长的引脚接触性误判多。4. PCB 厚度至少要62mil(1.35mm),厚度少于此值之PCB 容易板弯变形,影响测点精准度,制作治具需特殊处理。5. 避免将测点置于SMT 之PAD 上,因SMT 零件会偏移,故不可靠,且易伤及零件。6. 避免使用过长零件脚(>170mil(4.3mm))或过大的孔(直径>1.5mm)为测点。7. 对于电池(Battery)最好预留Jumper,在ICT 测试时能有效隔离电池的影响。8. 定位孔要求:(a) 定位孔(Tooling Hole)直径最好为125mil(3.175mm)及其以上。(b) 每一片PCB 须有2 个定位孔和一个防呆孔(也可说成定位孔,用以预防将PCB反放而导致机器压破板),且孔内不能沾锡。(c) 选择以对角线,距离最远之2 孔为定位孔。(d) 各定位孔(含防呆孔)不应设计成中心对称,即PCB 旋转180 度角后仍能放入PCB,这样,作业员易于反放而致机器压破板)9. 测试点要求:(e) 两测点或测点与预钻孔之中心距不得小于50mil(1.27mm),否则有一测点无法植针。以大于100mil(2.54mm)为佳,其次是75mil(1.905mm)。(f) 测点应离其附近零件(位于同一面者)至少100mil,如为高于3mm 零件,则应至少间距120mil,方便治具制作。(g) 测点应平均分布于PCB 表面,避免局部密度过高,影响治具测试时测试针压力平衡。(h) 测点直径最好能不小于35mil(0.9mm),如在上针板,则最好不小于40mil(1.00mm),圆形、正方形均可。小于0.030”(30mil)之测点需额外加工,以导正目标。(i) 测点的Pad 及Via 不应有防焊漆(Solder Mask)。(j) 测点应离板边或折边至少100mil。(k) 锡点被实践证实是最好的测试探针接触点。因为锡的氧化物较轻且容易刺穿。以锡点作测试点,因接触不良导致误判的机会极少且可延长探针使用寿命。锡点尤其以PCB 光板制作时的喷锡点最佳。PCB 裸铜测点,高温后已氧化,且其硬度高,所以探针接触电阻变化而致测试误判率很高。如果裸铜测点在SMT 时加上锡膏再经回流焊固化为锡点,虽可大幅改善,但因助焊剂或吃锡不完全的缘故,仍会出现较多的接触误判。

    标签: PCB 可测性设计 布线规则

    上传时间: 2014-01-14

    上传用户:cylnpy

  • verilog语法规则

    verilog语法规则适合初学者,避免很多错误。

    标签: verilog 法规

    上传时间: 2013-11-07

    上传用户:猫爱薛定谔

  • 使用Timequest约束和分析源同步电路

    04_使用Timequest约束和分析源同步电路

    标签: Timequest 同步电路

    上传时间: 2013-10-30

    上传用户:ZJX5201314

  • 使用Quartus II Timequest时序分析器约束分析设计

    使用Quartus II Timequest时序分析器约束分析设计

    标签: Timequest Quartus II 时序

    上传时间: 2013-11-12

    上传用户:yy_cn