虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

系统架构

系统架构》是2017年1月机械工业出版社出版发行的图书,作者是爱德华·克劳利等。
  • 基于ARM嵌入式平台的X86译码SoC架构设计.pdf

    SoC(System On a Chip)又称为片上系统,是指将微处理器、模拟IP核、数字IP核和存储器(或片外存储器接口)集成在单一芯片上。SoC产品不断朝着体积小、功能强的方向发展,芯片内部整合越来越多的功能。ARM架构作为嵌入式系统流行的应用,其应用的扩展面临软件扩充的问题,而X86平台上却有很多软件资源。若将已有的X86软件移植到ARM平台,则可以在一定程度上解决软件扩充的问题。 本论文针对X86指令在ARM中兼容的应用,以智能手机的应用为例,提出了基于ARM嵌入式平台,使用X86指令到ARM指令的二进制翻译模块,达到对X86指令的兼容。主要研究ARM公司的片上总线系统——AMBA AHB和AMBA APB片上总线标准。对Multi-layer总线结构进行研究,分析了Multi-layer AHB系统中使用的Bus Matrix模块的结构,从Bus Matrix模块的内部矩阵结构和系统架构两方面针对系统的特点作出优化。 最后介绍了论文采用的事物级模型与Verilog HDL协同仿真的方法和系统的控制过程,通过仿真结果的比较,验证了利用二进制翻译模块实现X86指令执行的可行性和优化后的架构较适合于X86翻译系统的应用。

    标签: ARM X86 SoC

    上传时间: 2013-06-28

    上传用户:钓鳌牧马

  • 基于ARMDSP的视频处理系统设计与实现

    现代信息技术的迅猛发展和人们生活质量的提高,使得视频处理方面的研究与应用,尤其是实时图像处理受到了广泛关注。近年来,DSP技术的不断发展,将数字信号处理领域的理论研究成果应用到实际系统中,并推动了新理论和应用的发展,对视频处理等领域的技术发展起到了十分重要的作用。同时,随着网络、移动通讯和多媒体技术的飞速发展,嵌入式系统也得到更加广泛的应用。 本文分析了嵌入式系统、DSP技术、以及视频处理系统等领域的最近发展现状,结合本实验室在嵌入式开发、H.264.图像编解码、DSP技术三个方面的研究成果和实际开发经验,提出了采用TIC6000系列的TMS320DM642和ARM(S3C2410)为主体的硬件系统架构,设计了一种基于ARM+DSP的嵌入式视频处理系统。该系统将专门用于视频图像处理的DSP与在通讯和实时控制方面具有独特优势的ARM处理器结合起来,为嵌入式实时环境下一些复杂算法的实现问题开辟了新的途径。 文中首先介绍了系统的相关技术及标准,包括控制端用到的ARM技术和处理端的DSP技术及核心处理算法H.264编码原理,给出了系统的整体架构及设计思路。整个系统分控制端和处理端以及两者之间的通信三个部分,控制端主要由一个最小系统、LCD及触摸屏和矩阵键盘构成,在ARM上移植了Linux操作系统,并在其上编写了外设驱动。处理端包括视频输入、输出模块、存储模块、网络传输模块,移植了基于基本档次的T264代码到DM642中,并进行了优化,完成了视频信号的采集和回显程序的编写,并将采集、处理、回显三个进程加入到BIOS中,实现了处理端的功能。两者通信采用HPI16模式的通信方式。最后,就系统的性能进行了测试,给出了测试效果图,并对结果进行了详细分析。 在文章的最后,总结了课题研究所取得的成果及其不足之处;给出了系统进一步研究和改进的思路。嵌入式是未来发展的主流,随着本系统的进一步完善,必将具有更加广阔的应用前景。

    标签: ARMDSP 视频处理 系统设计

    上传时间: 2013-04-24

    上传用户:wc412467303

  • 基于ARM的机车监控显示系统研究与设计

    在日益发展的电子技术和各行业对系统安全需求不断提高的刺激下,原有基于X86系统架构机车监控显示系统逐渐暴露出越来越多的缺陷,研制新型的机车监控显示系统成为一种必然的趋势,而不断发展的MCU技术、嵌入式Linux、制造工艺等也给新型机车监控显示系统的研制提供了技术保障。 本课题针对目前铁路运营对安全、快速、准点等特性要求的不断提高,研究基于ARM的机车监控显示系统,设计出具有高可靠性、高效能、可维护性强的机车监控显示系统。 本文首先分析了嵌入式技术发展现状及其发展趋势,对ARM技术的特点及其在嵌入式领域的应用进行了深入研究;进而,分析了国内现有基于PC/104总线模式扩展的机车监控显示系统的优缺点以及国外先进机车监控显示系统的发展现状及技术特点。对如何有效提高系统的可靠性、可操作性进行了深入的研究,提出了利用ARM处理器与嵌入式操作系统Linux实现高可靠性机车监控显示系统的思路,并在此思路指导下完成了基本研究和具体设计。 在完成样机试制后,结合铁路产品的高可靠性要求,本文最后对影响系统可靠性的若干性能指标进行了测试:高低温测试、静电放电测试、EMC测试、绝缘耐压测试、振动测试等,并对设计过程中一些欠考虑的因素提出了解决方案。实际测试表明,基于ARM技术的机车监控显示系统满足我国铁路未来若干年监控安全的需要。

    标签: ARM 机车监控 显示系统

    上传时间: 2013-04-24

    上传用户:lanwei

  • 8位MCU架构研究及基于FPGA的IP验证平台实现

    本文首先介绍了主流8位MCU(微控制器)的通用架构,通过比较分析主流国际MCU半导体供应商的MCU产品,结合作者在德国英飞凌公司的项目实践,分析了英飞凌XC866系列8位MCU的架构特点和功能特性。在此基础上,介绍了该MCU芯片的系统集成方法,以及组成模块的架构和功能。 LlN协议是当前广泛应用的车载局部互连协议,作为英飞凌XC866MCU上很关键的一个外围IP,本论文在介绍了MCU架构基础上,设计实现了LlN控制器。LIN协议是UART在数据链路层上的扩展,其关键是LlN协议数据链路层的检测实现。本文给出了一种可靠,高效的协议检测机制,从而使软件和硬件更好配合工作完成协议检测。在完成LlN控制器设计后,本文结合了XC866ADC的架构,介绍了ADC模拟和系统的数字接口概念和实现要点,介绍了如何考虑分析选择合理的数字接口方案。论文最后以XC866的系统架构为基础,提出了一种高效的基于FPGA的IP原型验证平台方案,并以LlN控制器作为验证这一平台的IP,在FPGA上成功的实现了验证方案。论文同时介绍了从SOC设计向FPGA原型验证转换时的处理方法及工程经验,介绍了MCU及验证平台的测试平台思想,以及基于FPGA原型和逻辑分析仪实时测试的MCU固件代码覆盖率测试方法。 目前8位MCU在中低端的应用越来越广泛,特别是目前发展迅速的汽车电子和消费电子领域。因此对MCU架构的不断研究和提高,对更多面向应用领域的IP的研究和设计,以及如何更快速的实现芯片验证将极大的推动MCU在各个领域的应用和推广,将产生极大的经济和应用价值。

    标签: FPGA MCU 8位 架构

    上传时间: 2013-07-14

    上传用户:李梦晗

  • 基于ARMDSP的图像压缩传输系统设计

    本文着重于图像压缩传输技术的研究和硬件平台的的制作。首先对视频压缩技术的背景及主要压缩标准及其目前图像处理ASIC芯片市场作一个简单的回顾和分析,然后对目前比较流行的图像压缩和传输硬件平台方案作一些分析和比较,选择了一种DSP+ARM架构的图像处理及传输模式,设计拟采用JPEG静态图像压缩标准对单幅画面实现压缩,并通过DSP的HPI口把压缩后的图片传输至ARM处理器,通过ARM去实现图像的存储传输。 在硬件平台的具体实现上,以TI的TMS320VC5402实现单幅静态图像的压缩,ALTER公司的EPMT064S实现VC5402扩展存储器的逻辑控制,通过VC5402的HPI接口实现与具有ARM920T内核的S3C2410通信。在硬件平台的制作上,选择了国际流行的0rCAD+PowerPCB作为其原理图和PCB板的制作工具。在软件开发平台上,选择了以LINUX作为系统操作平台。成本低、系统灵活、能基本满足静态图像压缩传输嵌入式开发平台。 实验初步结果表明该系统架构设计可行,为以后图像压缩传输技术的进一步研究打下了良好的基础。

    标签: ARMDSP 图像压缩 传输 系统设计

    上传时间: 2013-07-14

    上传用户:hongmo

  • 线性调频信号的脉冲压缩系统

    本文完成了一种高速高性能数字脉冲压缩处理器的设计和FPGA实现,包括系统架构设计、方案论证及仿真、算法实现、结果的测试等。 绪论部分首先阐明了本课题研究的背景和意义,概述了雷达数字脉冲压缩系统的主要研究内容,关键技术及其发展趋势,然后介绍了数字脉冲压缩系统设计与实现的要求,最后给出了本文的主要研究内容。 第二章叙述了线性调频信号脉冲压缩的基本原理,对系统设计的实现方法进行了实时性方面的论证,并基于MATLAB做了仿真分析。 第三章从数字系统结构化设计方面将本系统划分为三个部分:输入部分、脉压计算部分、输出部分,并在流程图中对各部分所要实现的功能做了介绍。 第四章首先总结了数字脉冲压缩的实现途径;提出了基于自定制浮点数据格式和分时复用蝶型结构的数字脉冲压缩系统设计思想,对其关键技术进行了深入的研究。 第五章对输入输出模块的功能做了详细的描述,设计了具体的结构和电路。 第六章针对系统的测试验证,提出面向SOC的模块验证和系统软硬协同验证的验证策略。通过Link for Modelsim工具,实现MATAB与Modelsim之间对VHDL代码的联合仿真测试,通过在线逻辑分析工具ChipScope,完成系统的片上测试,并分析系统的性能,证明系统的可实用性。满足设计的要求。 本文研制的数字脉冲压缩处理器具有动态范围大、处理精度高、处理能力强、体积小、重量轻、实时性好的优点,为设计高性能的现代雷达信号处理系统提供了可靠的保证。

    标签: 线性调频信号 脉冲压缩

    上传时间: 2013-07-01

    上传用户:lingduhanya

  • 基于FPGA嵌入式指纹识别系统研究

    随着科学技术的发展,指纹识别技术被广泛应用到各种不同的领域。对于一般的指纹识别系统,其设计要求具有很高的实时性和易用性,因此识别算法应该具有较低的复杂度,较快的运算速度,从而满足实时性的要求。所以有必要根据不同的识别算法采用不同的实现平台,使得指纹识别系统具有较高的可靠性、实时性、有效性等性能要求。 SOPC片上可编程系统和嵌入式系统是当前电子设计领域中最热门的概念。NiosⅡ是Altera.公司开发的一种采用流水线技术、单指令流的RISC嵌入式处理器软核,可以将它嵌入到FPGA内部,与用户自定义逻辑组建成一个基于FPGA的片上专用系统。 本文在综合考虑各种应用情况的基础上,以网络技术、数据库技术、指纹识别技术和嵌入式系统技术为理论基础,提出了一种有效可行的系统架构方案。对指纹识别技术中各个环节的算法和原理进行了深入研究,合理的改进了部分指纹识别算法;同时为了提高系统的实时性,采用NiosⅡ嵌入式处理器和FPGA硬件模块实现指纹图像处理主要算法。论文主要包括以下几个方面: 1、对指纹图像预处理、特征提取和特征匹配算法原理进行阐述,同时改进了指纹图像的细化算法,提高了算法的性能,并设计了一套实用的指纹特征数据结构; 2、针对指纹图像预处理模块,包括图像的归一化、频率提取、方向提取以及方向滤波,采用基于FPGA的硬件电路的方式实现。实验结果表明,在保证系统误识率较低、可靠性高的基础上,大大提高了系统的执行速度; 3、改变了传统的单枚指纹识别方法,提出采用多枚指纹唯一标识身份,大大降低了识别系统的误识率; 4、改进了传统的基于三角形匹配中获取基准点的方法,同时结合可变界限盒思想进行指纹特征匹配。 5、结合COM+技术、数据库技术和网络技术,开发了后台指纹特征匹配服务系统,实现了嵌入式指纹识别系统同数据库的实时信息交换。 实验结果表明,本文所提出的系统构架方案有效可行,基于FPGA的自动指纹识别系统在速度、功耗、扩展性等方面具有独特的优势,拥有广阔的发展前景。

    标签: FPGA 嵌入式 指纹识别 系统研究

    上传时间: 2013-04-24

    上传用户:15528028198

  • 智能交通中FPGA图像采集系统

    本文对比、研究了目前几种比较常见的交通信息获取方法,分析了它们各自的优缺点,最终选择采用视频检测的方法实现交通信息采集。论文分析了当今市场上图像采集的现状,比较了其核心芯片的优缺点,最终选用FPGA作为图像采集系统的核心器件。论文研究了通用的图像采集系统结构,提出了适合本课题实际的系统整体架构。图像采集系统硬件围绕FPGA辅以少量外围芯片实现,FPGA芯片内部根据功能要求运用现代化的电子设计思想设计了相应的逻辑功能模块。灯控系统基于单片机设计了系统的硬件电路和软件程序。完成了电路原理图和PCB图的设计,并对制作出的电路实物进行了全面的调试和验证。另外论文设计了适用于智能交通灯控系统的自定义通讯协议,此协议也为整个智能交通检测系统构建了通讯规范。 本文的创新点是:提出了一套基于FPGA的交通路口视频图像采集系统架构;设计了一套模块化的灯控系统,能够挂接于不同的上位机系统下,并兼容交直流电压;设计了一套智能化的灯控系统自定义通讯协议。 本课题社会实践性较强,实际应用价值较高,文中所提出的设计思路和所采用的控制措施以及自定义的通信协议满足系统的要求,对类似的系统具有一定的参考意义。

    标签: FPGA 智能交通 图像采集系统

    上传时间: 2013-06-05

    上传用户:秦莞尔w

  • 基于DSP_BIOS的PLC执行系统开发

    分析了目前软PLC在实时性方面存在的不足;提出采用基于DSP/BIOS实时内核的嵌入式处理器的软PLC执行系统架构。首先,通过分析软PLC执行系统的架构及工作原理,给出了基于DSP/BIOS的任务调度方案;其次,建立PLC指令的执行函数库,确定PLC执行系统的运行流程;最后,对该PLC执行系统性能进行的测试表明,基于嵌入式处理器的软PLC执行系统能有效地弥补软PLC在实时性及稳定性方面的不足,在自动控制方面具有相当大的发展潜力。

    标签: DSP_BIOS PLC 执行系统

    上传时间: 2013-11-19

    上传用户:daoxiang126

  • Xilinx UltraScale:为您未来架构而打造的新一代架构

      Xilinx UltraScale™ 架构针对要求最严苛的应用,提供了前所未有的ASIC级的系统级集成和容量。    UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术,同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化,UltraScale架构可以提供海量数据的路由功能,同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。   UltraScale架构的突破包括:   • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟,从而将时钟歪斜降低达50%   • 系统架构中有大量并行总线,无需再使用会造成时延的流水线,从而可提高系统速度和容量   • 甚至在要求资源利用率达到90%及以上的系统中,也能消除潜在的时序收敛问题和互连瓶颈   • 可凭借3D IC集成能力构建更大型器件,并在工艺技术方面领先当前行业标准整整一代   • 能在更低的系统功耗预算范围内显著提高系统性能,包括多Gb串行收发器、I/O以及存储器带宽   • 显著增强DSP与包处理性能   赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。

    标签: UltraScale Xilinx 架构

    上传时间: 2013-11-17

    上传用户:皇族传媒